Testability Analysis Based on the Identification of Testable Blocks with Predefined Properties

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU76768" target="_blank" >RIV/00216305:26230/08:PU76768 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

Testability Analysis Based on the Identification of Testable Blocks with Predefined Properties

Original language description

The paper presents testability analysis method that is based on partitioning circuit under analysis (CUA) into testable blocks (TBs). The concept of TBs is further utilized for power consumption reduction during the test application. Software tools whichwere developed during the research and integrated into the third party design flow are also described. The experimental results gained from the application of the methodology on selected benchmarks and practical designs are demonstrated. It was proven on the benchmarks, used for the verification of the methodology, that a fault coverage comparable to the partial scan method can be obtained. When combined with test vectors/scan cells reordering methodology significant power savings can be reached.

Czech name

Analýza testovatelnosti založená na identifikaci testovatelných bloků s definovanými vlastnostmi

Czech description

Příspěvek se věnuje analýze testovatelnosti založené na rozdělení analyzovaného obvodu (CUA) na testovatelné bloky (TB). Koncept testovatelných bloků je dále využit pro redukci příkonu během aplikace testu. V příspěvku jsou popsány softwarové nástroje, které byly vyvinuty během výzkumu a které jsou integrovatelné do návrhového procesu třetích stran. Dále jsou demonstrovány experimentální výsledky získané aplikací metodologie na vybrané benchmarky a reálné obvody. Na těchto obvodech bylo ověřeno, že metodologie dosahuje pokrytí chyb srovnatelné s metodou částečný scan a že v kombinaci se změnou pořadí testovacích vektorů a registrů v řetězci scan je možné dosáhnout značného snížení příkonu.<br>

Type

J_x - Unclassified - Peer-reviewed scientific article (Jimp, Jsc and Jost)

CEP classification

JC - Computer hardware and software

OECD FORD branch

—

Project

<a href="/en/project/GD102%2F05%2FH050" target="_blank" >GD102/05/H050: Integrated Approach to Education of PhD Students in the Area of Parallel and Distributed Systems</a><br>

Continuities

Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year

2008

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Name of the periodical

Microprocessors and Microsystems

ISSN

0141-9331

e-ISSN

—

Volume of the periodical

32

Issue of the periodical within the volume

5

Country of publishing house

NL - THE KINGDOM OF THE NETHERLANDS

Number of pages

7

Pages from-to

—

UT code for WoS article

—

EID of the result in the Scopus database

—