All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Fast Packet Classification Algorithm in Hardware

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU78064" target="_blank" >RIV/00216305:26230/08:PU78064 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    Fast Packet Classification Algorithm in Hardware

  • Original language description

    Packet classification is an important operation for applications such as<br>routers, firewalls or intrusion detection systems. Many algorithms and<br>hardware architectures for packet classification have been created, but<br>none of them can compete withthe speed of TCAMs in the worst case. <br>I propose new<br>hardware-based algorithm for packet classification. The solution is based<br>on problem decomposition and is aimed at the highest network speeds. A unique<br>property of the algorithm is the constant time complexity in terms of<br>external memory accesses. The algorithm performs exactly two external<br>memory accesses to classify a packet. Using FPGA and one commodity SRAM<br>chip, a throughput of 150 million packets per second can be achieved.<br><br>

  • Czech name

    Rychlá klasifikace paketů v hardware

  • Czech description

    Klasifikace paketů je důležitá operace pro aplikace jako směrovače, firewally nebo systémy IDS. Mnoho algoritmů a hardwarových architektur již bylo vytvořeno, ale žádný z nich nemůže soupeřit s pamětmi TCAM. Navrhuji nový algoritmus hardwarové klasifikace paketů. Řešení je založeno na dekompozici problému a je určeno pro nejvyšší síťové rychlosti. Unikátní vlastností algoritmu je konstantní časová složitost v počtu přístupů do externé paměti. Algoritmus provede přesně dva přístupy pro klasifikování jednoho paketu. S použitím FPGA a jednoho SRAM čipu je možné dosáhnout propustnosti až 150 milionů paketů za sekundu.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    JC - Computer hardware and software

  • OECD FORD branch

Result continuities

  • Project

  • Continuities

    Z - Vyzkumny zamer (s odkazem do CEZ)

Others

  • Publication year

    2008

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    Junior Scientist Conference 2008

  • ISBN

    978-3-200-01612-5

  • ISSN

  • e-ISSN

  • Number of pages

    2

  • Pages from-to

  • Publisher name

    NEUVEDEN

  • Place of publication

    Vídeň

  • Event location

    Vídeň

  • Event date

    Nov 16, 2008

  • Type of event by nationality

    EUR - Evropská akce

  • UT code for WoS article