IP core for application development support on the hetoregous platforms

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F14%3APR27535" target="_blank" >RIV/00216305:26230/14:PR27535 - isvavai.cz</a>
Result on the web
<a href="http://www.fit.vutbr.cz/research/view_product.php?id=368" target="_blank" >http://www.fit.vutbr.cz/research/view_product.php?id=368</a>
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
IP core pro podporu vývoje aplikací na heterogenních platformách
Original language description
IP core je určeno pro prototypování aplikací prostavěných na heterogenních platformách, které pozůstávají z programovatelné logiky - (Field Programmable Gate Array - FPGA) a procesoru (např. ARM). Typickým příkladem je platforma Xilinx Zynq. IP core obsahuje sadu standardních rozhraní, pomocí kterých je možné propojit FPGA komponentu s procesorem. Je implementováno v jazyce VHDL pro FPGA Xilnx řady 7 a je určeno pro vývojové prostředí Xilinx EDK (verze 14.3).
Czech name
IP core pro podporu vývoje aplikací na heterogenních platformách
Czech description
IP core je určeno pro prototypování aplikací prostavěných na heterogenních platformách, které pozůstávají z programovatelné logiky - (Field Programmable Gate Array - FPGA) a procesoru (např. ARM). Typickým příkladem je platforma Xilinx Zynq. IP core obsahuje sadu standardních rozhraní, pomocí kterých je možné propojit FPGA komponentu s procesorem. Je implementováno v jazyce VHDL pro FPGA Xilnx řady 7 a je určeno pro vývojové prostředí Xilinx EDK (verze 14.3).

Project
<a href="/en/project/VG20102015022" target="_blank" >VG20102015022: Modern tools for detection and mitigation of cyber criminality on the New Generation Internet</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year
2014
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Internal product ID
ip_hetero
Technical parameters
IP core je implementováno v jazyce VHDL pro FPGA Xilnx řady 7. IP Core je určeno pro výojové prostředí Xilinx EDK (verze 14.3). Pro podrobnosti licenčních podmínek konzultujte: Mgr. Michaela Kavková, Výzkumné centrum informačních technologií, Fakulta informačních technologií VUT v Brně, Božetěchova 2, 612 66 Brno, 541 141 470
Economical parameters
Dílo vzniklo v rámci projektu: "Moderní prostředky pro boj s kybernetickou kriminalitou na Internetu nové generace (http://www.fit.vutbr.cz/research/grants/index.php.cs?id)".
Owner IČO
00216305
Owner name
Vysoké učení technické v Brně

Similar results(10)