High-level modeling of Basic Pipelined Processors for Specific Instructions Sets
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F12%3A43916223" target="_blank" >RIV/49777513:23220/12:43916223 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
slovinština
Original language name
Vysokoúrovňové modelovanie jednoduchých zreťazených liniek pre špecifické inštrukčné sady
Original language description
Tento článok prezentuje návrh jednoduchého modelu procesora s reťazenou inštrukčnou linkou za účelom vysokoúrovňovej simulácie. Model je založený na princípoch kompilovateľnej simulácie. Dôležitým rysom návrhu je rekonfigurovateľnosť modelu pre rôzne typy procesorov. V článku je taktiež diskutovaná interakcia medzi modelom a časťami simulácie.
Czech name
—
Czech description
—
Classification
Type
O - Miscellaneous
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
—
Continuities
S - Specificky vyzkum na vysokych skolach
Others
Publication year
2012
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů