All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Consultations and development in field of design and simulations of CPLD and FPGA devices and design embedded systems

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F18%3A43954363" target="_blank" >RIV/49777513:23220/18:43954363 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    čeština

  • Original language name

    Konzultace a vývoj v oblasti návrhu a simulací obvodů CPLD a FPGA a návrhu embedded systémů

  • Original language description

    Předmětem výzkumu byly konzultace a vývoj v oblasti návrhu a simulací obvodů CPLD a FPGA a embedded systémů, které zahrnovalo následující: Specifikace, vývoj a verifikace FPGA systémového kontroléru procesorového modulu COMe-bDV7. Vývoj a verifikační testy knihovny KCPLD rozšířené o funkce Last Reset Cause, Safe BIOS, více úrovňový Watch Dog a obecné vstupně výstupní rozhraní. Specifikace, vývoj a verifikace FPGA systémového kontroléru Bizerba Taurus s PCIe rozhraním obsahující multifunkční kontrolér zahrnující sériové rozhraní UART, řadiče CAN a další specifická zákaznická rozhraní.

  • Czech name

    Konzultace a vývoj v oblasti návrhu a simulací obvodů CPLD a FPGA a návrhu embedded systémů

  • Czech description

    Předmětem výzkumu byly konzultace a vývoj v oblasti návrhu a simulací obvodů CPLD a FPGA a embedded systémů, které zahrnovalo následující: Specifikace, vývoj a verifikace FPGA systémového kontroléru procesorového modulu COMe-bDV7. Vývoj a verifikační testy knihovny KCPLD rozšířené o funkce Last Reset Cause, Safe BIOS, více úrovňový Watch Dog a obecné vstupně výstupní rozhraní. Specifikace, vývoj a verifikace FPGA systémového kontroléru Bizerba Taurus s PCIe rozhraním obsahující multifunkční kontrolér zahrnující sériové rozhraní UART, řadiče CAN a další specifická zákaznická rozhraní.

Classification

  • Type

    V<sub>souhrn</sub> - Summary research report

  • CEP classification

  • OECD FORD branch

    20206 - Computer hardware and architecture

Result continuities

  • Project

  • Continuities

    N - Vyzkumna aktivita podporovana z neverejnych zdroju

Others

  • Publication year

    2018

  • Confidentiality

    C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.

Data specific for result type

  • Number of pages

    1

  • Place of publication

  • Publisher/client name

    KONTRON ECT Design, s.r.o.

  • Version