All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Prototype implementation of signal processing unit on semiconductor wafer production machine

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23520%2F19%3A43958376" target="_blank" >RIV/49777513:23520/19:43958376 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    čeština

  • Original language name

    Prototypová aplikace jednotky pro zpracování signálů na stroji pro výrobu polovodičů

  • Original language description

    Pilotní aplikace v rámci projektu I-MECH (H2020-ECSEL-2016 GA 737453) byla definována nizozemskou firmou NEXPERIA. Jedná se o stroj pro vysokorychlostní zpracování tzv. waferů používaných především v rámci výroby polovodičových čipů. Stroj se vyznačuje složitou kinematickou architekturou a použitím většího počtu pohonů - lineární coreless motory, rotační servomotory s řemenovým nebo kuličnovým převodem - které slouží pro velmi přesné a zároveň velmi rychlé polohování waferu. Cílem nasazení námi vyvinuté jednotky pro zpracování signálů bylo společně s dalšími výsledky z projektu I-MECH zvýšení výkonnosti stroje, náhrada zastaraleného hardwarového řešení používaného v současnosti, a možnost nasazení moderních řídicích algoritmů. Předmětem tohoto výsledku je aplikace námi vyvinutého komplexního řešení pro zpracování signálů v úlohách řízení pohybu, které zahrnuje: Hardwarovou část - vývoj I/O karet pro připojení snímačů polohy s různými typy výstupu (analogový sin/cos, kvadraturní S0S90, digitální BiSS-C) a pro připojení dalších zařízení po rychlých digitálních linkách RS-422. FPGA část - funkcionalita realizovaná v logickém hradlovém poli (Field Programmable Gate Array), které realizuje komunikační rozhraní EtherCAT Slave Controller, ovladače vstupních rozhraní, uživatelské funkce realizované pomocí sady nástrojů Simulink HDL Coder, a datovou vrstvu pro flexibilní mapování procesních dat mezi pamětí EtherCAT, I/O a Simulink části. SW část - funcionalita realizované na ARM Cortex-A9 CPU s operačním systémem Linux s real-time rozšířením. Tato část poskytuje diagnostické rozhraní, funkce pro aktualizace firmware a softwarové funkce EtherCAT Slave vč. aplikačních protokolů CoE a FoE. V rámci poloprovozu bylo toto řešení ověřeno, bylo součástí plně funkčního řídicího systému pohybových funkcí stroje, a bylo prokázáno splnění očekávaných parametrů.

  • Czech name

    Prototypová aplikace jednotky pro zpracování signálů na stroji pro výrobu polovodičů

  • Czech description

    Pilotní aplikace v rámci projektu I-MECH (H2020-ECSEL-2016 GA 737453) byla definována nizozemskou firmou NEXPERIA. Jedná se o stroj pro vysokorychlostní zpracování tzv. waferů používaných především v rámci výroby polovodičových čipů. Stroj se vyznačuje složitou kinematickou architekturou a použitím většího počtu pohonů - lineární coreless motory, rotační servomotory s řemenovým nebo kuličnovým převodem - které slouží pro velmi přesné a zároveň velmi rychlé polohování waferu. Cílem nasazení námi vyvinuté jednotky pro zpracování signálů bylo společně s dalšími výsledky z projektu I-MECH zvýšení výkonnosti stroje, náhrada zastaraleného hardwarového řešení používaného v současnosti, a možnost nasazení moderních řídicích algoritmů. Předmětem tohoto výsledku je aplikace námi vyvinutého komplexního řešení pro zpracování signálů v úlohách řízení pohybu, které zahrnuje: Hardwarovou část - vývoj I/O karet pro připojení snímačů polohy s různými typy výstupu (analogový sin/cos, kvadraturní S0S90, digitální BiSS-C) a pro připojení dalších zařízení po rychlých digitálních linkách RS-422. FPGA část - funkcionalita realizovaná v logickém hradlovém poli (Field Programmable Gate Array), které realizuje komunikační rozhraní EtherCAT Slave Controller, ovladače vstupních rozhraní, uživatelské funkce realizované pomocí sady nástrojů Simulink HDL Coder, a datovou vrstvu pro flexibilní mapování procesních dat mezi pamětí EtherCAT, I/O a Simulink části. SW část - funcionalita realizované na ARM Cortex-A9 CPU s operačním systémem Linux s real-time rozšířením. Tato část poskytuje diagnostické rozhraní, funkce pro aktualizace firmware a softwarové funkce EtherCAT Slave vč. aplikačních protokolů CoE a FoE. V rámci poloprovozu bylo toto řešení ověřeno, bylo součástí plně funkčního řídicího systému pohybových funkcí stroje, a bylo prokázáno splnění očekávaných parametrů.

Classification

  • Type

    Z<sub>polop</sub> - Pilot plant

  • CEP classification

  • OECD FORD branch

    20205 - Automation and control systems

Result continuities

  • Project

    <a href="/en/project/8A17005" target="_blank" >8A17005: Intelligent Motion Control Platform for Smart Mechatronic Systems</a><br>

  • Continuities

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>I - Institucionalni podpora na dlouhodoby koncepcni rozvoj vyzkumne organizace

Others

  • Publication year

    2019

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Internal product ID

    imech-bb1-pilot2-app

  • Numerical identification

  • Technical parameters

    Vyvinuté řešení HW jednotky pro zpracování signálů umožňuje modulárním způsobem připojení různých typů vstupních a výstupních elektrických signálů, zejména používaných v aplikacích pro řízení pohybu (snímače polohy sin/cos, S0S90, BiSS-C). Max. je možné osadit 6 ks karet s celkem několika desítkami vstupních kanálů /dle typu). Základem zařízení je čipová technologie SoC/FPGA s integrovanými funkcemi programovatelného hradlového pole a standardních procesorových jader ARM Cortex-A9. Pro FPGA část jsou k dispozici knihovny komponent pro obsluhu I/O rozhraní a komunikaci přes průmyslový protokol EtherCAT s časem cyklu min. 50 us (20 kHz). Pro uživatelské funkce zpracování dat v FPGA je k dispozici napojení na technologii Simulink HDL Coder. Bližší informace podá ing. Vlastimil Šetka, tel. 377 632 287, setka@kky.zcu.cz.

  • Economical parameters

    Zvýšení produktivity výrobního stroje o 20%, snížení nákladů na část HW řídicího systému o 30%.

  • Application category by cost

  • Owner IČO

    49777513

  • Owner name

    Západočeská univerzita v Plzni

  • Owner country

    CZ - CZECH REPUBLIC

  • Usage type

    P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence

  • Licence fee requirement

    Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek

  • Web page