High-Level Modelling, Analysis, and Verification on FPGA-Based Hardware Design

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F05%3A00000111" target="_blank" >RIV/63839172:_____/05:00000111 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
High-Level Modelling, Analysis, and Verification on FPGA-Based Hardware Design
Original language description
The paper presents high-level modelling and formal analysis and verification on an FPGA-based multigigabit network monitoring system called Scampi. Uppaal was applied in this work to establish some correctness and throughput results on a model intentionally built using patterns reusable in other similar projects. Some initial experiments with parametric analysis using TReX were performed too.
Czech name
Vysokoúrovňové modelování, analýza a verifikace návrhu hardware založeného na FPGA
Czech description
Článek presentuje vysokoúrovňové modelování, analýzu a verifikaci návrhu multigigabitového síťového monitoru Scampi založeného na FPGA. Pro analýzu a verifikaci byl použit nástroj Uppaal založený na časovaných automatech a byly provedeny rovněž počátečníexperimenty s parametrickou analýzou s využitím nástroje TReX.

Type
J<sub>x</sub> - Unclassified - Peer-reviewed scientific article (Jimp, Jsc and Jost)
CEP classification
JC - Computer hardware and software
OECD FORD branch
—

Publication year
2005
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Similar results(10)