FPGA-BASED DDR SDRAM DRIVER

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F06%3A00000293" target="_blank" >RIV/63839172:_____/06:00000293 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
Řadič paměti DDR SDRAM v FPGA
Original language description
Dnešní moderní síťové aplikace (jako jsou například směrovače, monitorovací adaptéry, systémy detekce útoku, atd.) často vyžadují použití specializovaných hardwarových platforem. Tyto platformy pak potřebují pro svou činnost dostatečnou paměťovou kapacitu. Vhodným typem paměti, které nabízí dostatečnou paměťovou kapacitu (128~MB -- 2~GB) a datovou propusnost (až 3.2~GB/s) jsou paměti typu DRAM. Cílem této práce je navrhnout univerzální řadič paměti DDR SDRAM pro síťové aplikace na bázi technologie FPGA.
Czech name
Řadič paměti DDR SDRAM v FPGA
Czech description
Dnešní moderní síťové aplikace (jako jsou například směrovače, monitorovací adaptéry, systémy detekce útoku, atd.) často vyžadují použití specializovaných hardwarových platforem. Tyto platformy pak potřebují pro svou činnost dostatečnou paměťovou kapacitu. Vhodným typem paměti, které nabízí dostatečnou paměťovou kapacitu (128~MB -- 2~GB) a datovou propusnost (až 3.2~GB/s) jsou paměti typu DRAM. Cílem této práce je navrhnout univerzální řadič paměti DDR SDRAM pro síťové aplikace na bázi technologie FPGA.

Publication year
2006
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Proceedings of the 12th Conference STUDENT EEICT 2006
ISBN
80-214-3160-1
ISSN
—
e-ISSN
—
Number of pages
3
Pages from-to
212-124
Publisher name
VUT v Brně, FEKT a FIT
Place of publication
Brno
Event location
Brno
Event date
Jan 1, 2006
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—

Similar results(10)