Scheduling of iterative algorithms on FPGA with pipelined arithmetic unit

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F04%3A00316662" target="_blank" >RIV/67985556:_____/04:00316662 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
Scheduling of iterative algorithms on FPGA with pipelined arithmetic unit
Original language description
This paper presents a scheduling technique for library of arithmetic logarithmic modules for FPGA illustrated on RLS filter for active noise cancellation. The problem under assumption is to find an optimal periodic cyclic schedule satisfying the timing constraints. The approach is based on transformation to monoprocessor cyclic scheduling with precedence delays. We prove that this problem is NP-hard and we suggest solution using Integer Linear Programming where moreover iteration overlapping or Cmax canbe minimized. Results of optimized application show the utility of this approach.
Czech name
Rozvrhování iterativních algoritmů pro zřetězené aritmetické jednotky na FPGA
Czech description
Článek prezentuje postup rozvržení algoritmu pro knihovnu aritmetických operací na FPGA. Jako příklad je uveden RLS lattice filter aplikovaný na potlačování šumu. Cílem je najít optimální cyklický rozvrh operací který vyhovuje požadavku na výkon filtru.Řešením úlohy je převod na jednoprocesorové cyklické rozvrkhování. Bulo dokázáno, že úloha NP úplná a bylo nalezeno optimální řešení pomocí celočíselného lineárního programování. Aplikace potlačování šumu je přímou demonstrací navrženého postupu.

Project
<a href="/en/project/LN00B096" target="_blank" >LN00B096: Center for Applied Cybernetics</a><br>
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2004
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
Real-Time and Embedded Technology and Applications Symposium
ISBN
0-7695-2148-7
ISSN
—
e-ISSN
—
Number of pages
10
Pages from-to
—
Publisher name
IEEE Computer Society
Place of publication
Washington DC
Event location
Toronto
Event date
May 25, 2004
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
000222239400045

Similar results(10)