Reconfigurable System-on-a-Programable-Chip Platform

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F06%3A00039044" target="_blank" >RIV/67985556:_____/06:00039044 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
čeština
Original language name
Platforma s částečnou dynamickou rekonfigurací FPGA
Original language description
Tento text popisuje univerzální platformu pro dynamickou rekonfiguraci na obvodech FPGA. Platforma je postavena na obvodu AT94K FPSLIC od firmy Atmel ve spojení s externí pamětí. Takto navržená platforma výrazně zvyšuje užitnost obvodu FPSLIC a spolu sesystémem virtuální paměti vytváří prostředek pro vývoj aplikací, který je z hlediska dynamické rekonfigurace na FPGA plně transparentní a dovoluje tak vytvářet robustní aplikace s minimální znalostí obvodů FPGA.
Czech name
Platforma s částečnou dynamickou rekonfigurací FPGA
Czech description
Tento text popisuje univerzální platformu pro dynamickou rekonfiguraci na obvodech FPGA. Platforma je postavena na obvodu AT94K FPSLIC od firmy Atmel ve spojení s externí pamětí. Takto navržená platforma výrazně zvyšuje užitnost obvodu FPSLIC a spolu sesystémem virtuální paměti vytváří prostředek pro vývoj aplikací, který je z hlediska dynamické rekonfigurace na FPGA plně transparentní a dovoluje tak vytvářet robustní aplikace s minimální znalostí obvodů FPGA.

Type
J<sub>x</sub> - Unclassified - Peer-reviewed scientific article (Jimp, Jsc and Jost)
CEP classification
JC - Computer hardware and software
OECD FORD branch
—

Project
<a href="/en/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Design of highly reliable control systems built on dynamically reconfigurable FPGAs.</a><br>
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2006
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Similar results(10)