All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

A Novel Emulation Technique that Preserves Circuit Structure and Timing

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00089519" target="_blank" >RIV/67985556:_____/07:00089519 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    A Novel Emulation Technique that Preserves Circuit Structure and Timing

  • Original language description

    This paper presents an emulation technique that allows to preserve structure and optionally timing of an emulated circuit according to a target technology. The technique is compatible with fault injection techniques based on circuit instrumentation or partial runtime reconfiguration, and it allows to emulate timing parameters of the circuit through an introduction of a virtual time. An area and timing overhead due to preserving the circuit structure and parameters of basic delay elements are evaluated by experiments.

  • Czech name

    Nová metoda emulace obvodu zachovávající strukturu a časování obvodu

  • Czech description

    Článek popisuje novou metodu emulace obvodů v FPGA, která zachovává strukturu a případně i časování obvodu s ohledem na cílovou technologii. Metoda umožňuje použít obě metody vkládání poruch, a to jak metody založené na modifikaci obvodu, tak metody založené na dynamické rekonfiguraci. K emulaci časových vlastností obvodu se používá virtuální čas. Článek dále obsahuje experimenty, které ověřují základní vlastnosti navrhované metody.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    JC - Computer hardware and software

  • OECD FORD branch

Result continuities

  • Project

    <a href="/en/project/1QS108040510" target="_blank" >1QS108040510: Technology for improving the testability of modern digital circuits</a><br>

  • Continuities

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Others

  • Publication year

    2007

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    Počítačové architektury a diagnostika 2007 Sborník příspěvků

  • ISBN

    978-80-7043-605-9

  • ISSN

  • e-ISSN

  • Number of pages

    6

  • Pages from-to

    99-104

  • Publisher name

    Západočeská universita v Plzni

  • Place of publication

    Plzeň

  • Event location

    Srní

  • Event date

    Sep 17, 2007

  • Type of event by nationality

    EUR - Evropská akce

  • UT code for WoS article