A Novel Emulation Technique that Preserves Circuit Structure and Timing
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F07%3A00090440" target="_blank" >RIV/67985556:_____/07:00090440 - isvavai.cz</a>
Alternative codes found
RIV/46747885:24220/07:#0000385
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
A Novel Emulation Technique that Preserves Circuit Structure and Timing
Original language description
This paper presents an emulation technique that allows to preserve structure and optionally timing of an emulated circuit according to a target technology. The technique is compatible with fault injection techniques based on circuit instrumentation or partial runtime reconfiguration, and it allows to emulate timing parameters of the circuit through an introduction of a virtual time. An area and timing overhead due to preserving the circuit structure and parameters of basic delay elements are evaluated by experiments.
Czech name
Nová emulační metoda, která zachovává strukturu a časování obvodu
Czech description
Tento článek popisuje metodu emulace, která zachovává strukturu a případně i časování emulovaného obvodu podle cílové technologie. Tato emulační metoda umožňuje použít metody vkládání poruch založené jak na modifikaci obvodu, tak na dynamické rekonfiguraci. Článek dále obsahuje výsledky několika experientů týkajících se této metody.
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/1QS108040510" target="_blank" >1QS108040510: Technology for improving the testability of modern digital circuits</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
International Symposium on System-on-Chip 2007 Proceedings
ISBN
1-4244-1367-2
ISSN
—
e-ISSN
—
Number of pages
4
Pages from-to
15-18
Publisher name
IEEE
Place of publication
Tampere
Event location
Tampere
Event date
Nov 20, 2007
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—