Foreground Detection and Image Segmentation in a Flexible ASVP Platform for FPGAs

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F12%3A00380874" target="_blank" >RIV/67985556:_____/12:00380874 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
Foreground Detection and Image Segmentation in a Flexible ASVP Platform for FPGAs
Original language description
This demonstration shows an early prototype of low-level image processing to be used in an embedded smart camera, that is foreground detection and image segmentation. The example uses camera with resolution 640x480 pixels for input images processed at 100MHz in the FPGA. The input can be easily extended to higher resolutions. The processed output is displayed on LCD screen.
Czech name
—
Czech description
—

Project
<a href="/en/project/7H10001" target="_blank" >7H10001: Smart Multicore Embedded SYstems</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year
2012
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Internal product ID
FGBG ASVP
Numerical identification
—
Technical parameters
výsledek bude využit firmou ČIP Plus,s.r.o.
Economical parameters
Finanční úspora řešení oproti ekvivalentnímu komerčně dostupnému řešení
Application category by cost
—
Owner IČO
67985556
Owner name
Ústav teorie informace a automatizace AV ČR, v.v
Owner country
CZ - CZECH REPUBLIC
Usage type
A - K využití výsledku jiným subjektem je vždy nutné nabytí licence
Licence fee requirement
N - Poskytovatel licence na výsledek nepožaduje licenční poplatek
Web page
—

Similar results(10)