Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F16%3A00461500" target="_blank" >RIV/67985556:_____/16:00461500 - isvavai.cz</a>
Result on the web
<a href="http://sp.utia.cz/index.php?ids=results&id=t20i2h1" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=t20i2h1</a>
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Full HD HDMI In-Out HW-Accelerated Demos for Zynq System-on-Module TE0720-03-2IF and TE0701-05 Carrier Board
Original language description
This application note describes use of an evaluation package with 3 edge detection and 3 motion detection video processing designs on the Trenz TE0701-05 platform with industrial grade Zynq XC7Z020-2I device on System on Module TE0720-03-2I. All demonstrated video processing algorithms have been developed, debugged and tested in Xilinx SDSoC 2015.4 environment. Algorithms have been compiled by Xilinx SDSoC 2015.4 system level compiler (based on the Xilinx HLS compiler) to Vivado 2015.4 projects, and compiled by Vivado 2015.4 to bitstreams. The SW access functions controlling the HW accelerators have been exported to the Xilinx SDK 2015.4 SW projects as static .a libraries for standalone ARM Cortex A9 applications. This application note also describes 4 edge detection algorithms defined in the SDSoC 2015.4 in form, which enables in the SDK 2015.4 the parallel execution of predefined video processing HW paths with C user code on ARM.
Czech name
—
Czech description
—
Classification
Type
G<sub>funk</sub> - Functional sample
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/7H14004" target="_blank" >7H14004: ALMARVI - Algorithms, Design Methods, and Many-Core Execution Platform for Low-Power Massive Data-Rate Video and Image Processing</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2016
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Internal product ID
t20i2h1
Numerical identification
http://sp.utia.cz/results/t20i2h1/t20i2h1_2015_4_te0720.pdf
Technical parameters
Demonstrátor umožňuje zpracovávat video signál z Full HD HDMI vstupu v obvodu Zynq ZC7020-2I s výstupem na Full HD HDMI monitor.
Economical parameters
Video signál je zpracováván pomocí HW akcelerátorů. Oproti SW řešení je dosahováno zrychlení 5x až 30x, a to v případě detekce hran v obraze a detekce pohybu v reálném čase s rozlišením 1920x1080p60 s výstupem na Full HD monitor.
Application category by cost
—
Owner IČO
67985556
Owner name
Ústav teorie informace a automatizace AV ČR, v.v
Owner country
CZ - CZECH REPUBLIC
Usage type
P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence
Licence fee requirement
Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek
Web page
http://sp.utia.cz/index.php?ids=results&id=t20i2h1