Design Time and Run Time Resources for Zynq Ultrascale+ TE0820-03-4EV-1E with SDSoC 2018.2 Support
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F19%3A00507679" target="_blank" >RIV/67985556:_____/19:00507679 - isvavai.cz</a>
Result on the web
<a href="http://sp.utia.cz/index.php?ids=results&id=FitOptiVis-te0820-SDSoC-2018_2" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=FitOptiVis-te0820-SDSoC-2018_2</a>
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Design Time and Run Time Resources for Zynq Ultrascale+ TE0820-03-4EV-1E with SDSoC 2018.2 Support
Original language description
The functional sample describes FitOptiVis design time and run time resources supporting the Zynq Ultrascale+ board and Xilinx SDSoC 2018.2 system level compiler. The concrete board is Zynq Ultrascale+ TE0820-03-4EV-1E. It works with Xilinx XCZU4EV-1SFVC784E device with the quad core Arm A53 64 bit, dual Arm Cortex R5 and programmable logic area on single 16nm chip. The Zynq Ultrascale+ PCB module has the 4x5cm form factor. The Zynq Ultrascale+ board is designed and manufactured by company Trenz Electronic.
Czech name
—
Czech description
—
Classification
Type
G<sub>funk</sub> - Functional sample
CEP classification
—
OECD FORD branch
20206 - Computer hardware and architecture
Result continuities
Project
<a href="/en/project/8A18013" target="_blank" >8A18013: From the cloud to the edge - smart IntegraTion and OPtimization Technologies for highly efficient Image and VIdeo processing Systems</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2019
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Internal product ID
FitOptiVis-te0820-SDSoC-2018_2
Numerical identification
FitOptiVis-te0820-SDSoC-2018.2-v5
Technical parameters
Demonstrátor umožňuje vygenerovat platformu pro SDSoC 2018.2 překladač, která podporuje Debian OS, komunikaci pomocí Arrowhead frameworku (verze G 4.0 na Raspberry3B) a akceleraci výpočtu pomocí SDSoC 2018.2 akcelerátoru v obvodu Zynq Ultrascale+ TE0820 s obvodem ZCU04-EV na základové desce TE0701. Demonstrátor podporuje akceleraci výpočtů pomocí HW akcelerátorů generovaných Xilinx překladačem SDSoC 2018.2 z C/C++ funkcí spolu s Full HD video vstupem a video výstupem 1080p60.
Economical parameters
Demonstrátor s výkonným 16nm obvodem slučitelným s Xilinx SDSoC 2018.2 překladačem, který podporuje Debian OS (verze 9.8, „Stretch“), komunikaci pomocí Arrowhead frameworku (verze G 4.0 na Raspberry3B) a akceleraci výpočtu pomocí SDSoC akcelerátoru v obvodu Zynq Ultrascale+ v obvodu Zynq Ultrascale+ TE0820-03-4EV-1E s obvodem ZCU04-EV na základové desce TE0701. Demonstrátor podporuje akceleraci výpočtů pomocí HW akcelerátorů generovaných Xilinx překladačem SDSoC 2018.2 z C/C++ funkcí. Demonstrátor podporuje grafické prostředí Debian desktop na Full HD HDMI monitoru s rozlišením Full HD 1080p60 s USB 2.0 klaviaturou a myší. Jde tedy o malý mikropočítač kompatibilní s průmyslovými aplikacemi pro zpracování video signálu. Je podporován Full HD HDMI 1080p60 (ver 1.4) video vstup a video výstup 1080p60 prostřednictvim FMC LPC karty Imageon.
Application category by cost
—
Owner IČO
67985556
Owner name
Ústav teorie informace a automatizace AV ČR, v. v. i.
Owner country
CZ - CZECH REPUBLIC
Usage type
N - Využití výsledku jiným subjektem je možné bez nabytí licence (výsledek není licencován)
Licence fee requirement
—
Web page
http://sp.utia.cz/index.php?ids=results&id=FitOptiVis-te0820-SDSoC-2018_2