DTRiMC tool for TE0726-03M board
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F67985556%3A_____%2F21%3A00543785" target="_blank" >RIV/67985556:_____/21:00543785 - isvavai.cz</a>
Result on the web
<a href="http://sp.utia.cz/index.php?ids=results&id=2018_2_te0726_fp01x8_ila_DTRiMC" target="_blank" >http://sp.utia.cz/index.php?ids=results&id=2018_2_te0726_fp01x8_ila_DTRiMC</a>
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
DTRiMC tool for TE0726-03M board
Original language description
Evaluation package for the Design Time Resource integration of Model Composer DTRiMC tool. It serves for integration of 8xSIMD, FP03x8, floating-point, run-time-reconfigurable accelerator for Zynq device on TE0726-03M board. The application note describes released UTIA support for the evaluation version of SIMD FP03x8 floating point run time reconfigurable accelerator for the ZynqBerry board. ZynqBerry TE0726-03M works with Xilinx XC07010-1C device with the dual core ARM A9 32 bit, 512 MB of DDR3 memory and some programmable logic area on single 28nm chip. The ZynqBerry PCB has RaspberryPi 2 form factor. The ZynqBerry board is designed and manufactured by company Trenz Electronic. SW developer can program “main” applications without SDSoC 2018.2 compiler license with the g++ compiler in Xilinx SDK on Win 10 PC. “make” can be used directly on A9 processor. The accelerator and HW data communication is represented for the SW developer as shared C++ library with simple SW API, identical for several alternative HW data movers. The FP03x8 HW accelerator serves for run-time reprogrammable 8xSIMD single precision floating point computations.
Czech name
—
Czech description
—
Classification
Type
G<sub>funk</sub> - Functional sample
CEP classification
—
OECD FORD branch
20206 - Computer hardware and architecture
Result continuities
Project
<a href="/en/project/8A18013" target="_blank" >8A18013: From the cloud to the edge - smart IntegraTion and OPtimization Technologies for highly efficient Image and VIdeo processing Systems</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2021
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Internal product ID
TS82fp01x8_TE0726_DTRiMC_xc7z10
Numerical identification
2018_2_te0726_fp01x8_ila_DTRiMC
Technical parameters
DTRiMC SW balíček automatizuje instalaci výpočetního systému na desce Trenz Electronic TE0726-03M s obvodem Zynq zc7z010 s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch. Systém je navržen pro HW akceleraci výpočtů v plovoucí řádové čárce s jednoduchou přesností FP32 na jednom SIMD HW akcelerátoru programovatelném z ARM procesoru pomocí firmware. V případě násobení matic s rozměrem 64x64 je dosaženo výpočetního výkonu 1.2 GFLOP/s. S ohledem na omezenou velikost obvodu implementovaný HW akcelerátor nepodporuje vektorové FP32 dělení.
Economical parameters
DTRiMC SW balíček slouží ke konfiguraci a kompilaci Linux systému s Petalinux 2018.2 jádrem operačního systému a souborovým systémem Debian Stretch. Systém dovoluje integraci jednoho 8xSIMD HW akcelerátoru. Zařízení je implementováno na desce Trenz Electronic TE0726-03M s obvodem Zynq zc7z010, který obsahuje dvoujádrový procesor ARM A9 a programovatelnou logiku.
Application category by cost
—
Owner IČO
67985556
Owner name
Ústav teorie informace a automatizace AV ČR, v. v. i.
Owner country
CZ - CZECH REPUBLIC
Usage type
P - Využití výsledku jiným subjektem je v některých případech možné bez nabytí licence
Licence fee requirement
Z - Poskytovatel licence na výsledek nepožaduje v některých případech licenční poplatek
Web page
http://sp.utia.cz/index.php?ids=results&id=2018_2_te0726_fp01x8_ila_DTRiMC