All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Reconfiguration of the Backtrace Algorithm Implemented in HW to Speed up a Vector Generation Process

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F06%3A03119432" target="_blank" >RIV/68407700:21230/06:03119432 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    Reconfiguration of the Backtrace Algorithm Implemented in HW to Speed up a Vector Generation Process

  • Original language description

    Our backward-determining structure generates all valid input vectors to an applied output vector, an input vector is generated during only one clock cycle, two variants of reconfiguration for speeding up the vector generation, experimental data obtainedfor ISCAS'85. Reconfiguration usage for small circuits is not effective enough (average area overhead is about 120 %, average speed up is about 9.3 %), but for large circuits is acceptable (average area overhead is about 96 %, average speed up is about 21.5 %).

  • Czech name

    Rekonfigurace backtrace algoritmu implementovaného v HW pro zrychlení procesu generování vektorů

  • Czech description

    Námi navržená zpětně-odvozující struktura generuje všechny platné vstupní vektory k přiloženému výstupnímu vektoru, vstupní vektor je generován během pouze jednoho hodinového cyklu, dvě varianty rekonfigurace pro zrychlení generování vektorů, experimentální data získána nad ISCAS'85. Využití rekonfigurace pro malé obvody není dostatečně efektivní (průměrná prostorová složitost je okolo 120 %, průměrné zrychlení je však pouze okolo 9,3 %), ale pro velké obvody je přijatelný (průměrná prostorová složitostje okolo 96 %, průměrné zrychlení je okolo 21,5 %).

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    IN - Informatics

  • OECD FORD branch

Result continuities

  • Project

    <a href="/en/project/GA102%2F04%2F2137" target="_blank" >GA102/04/2137: Design of highly reliable control systems built on dynamically reconfigurable FPGAs.</a><br>

  • Continuities

    Z - Vyzkumny zamer (s odkazem do CEZ)

Others

  • Publication year

    2006

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    Proceedings of the 2006 IEEE-TTTC International Conference on Automation, Quality and Testing, Robotics

  • ISBN

    1-4244-0360-X

  • ISSN

  • e-ISSN

  • Number of pages

    6

  • Pages from-to

    59-64

  • Publisher name

    IEEE

  • Place of publication

    Piscataway

  • Event location

    Cluj-Napoca

  • Event date

    May 25, 2006

  • Type of event by nationality

    WRD - Celosvětová akce

  • UT code for WoS article