All

What are you looking for?

All
Projects
Results
Organizations

Quick search

  • Projects supported by TA ČR
  • Excellent projects
  • Projects with the highest public support
  • Current projects

Smart search

  • That is how I find a specific +word
  • That is how I leave the -word out of the results
  • “That is how I can find the whole phrase”

Arithmetic Unit Based on Continued Fractions

The result's identifiers

  • Result code in IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F06%3A03120768" target="_blank" >RIV/68407700:21230/06:03120768 - isvavai.cz</a>

  • Result on the web

  • DOI - Digital Object Identifier

Alternative languages

  • Result language

    angličtina

  • Original language name

    Arithmetic Unit Based on Continued Fractions

  • Original language description

    We introduce architecture of an arithmetic unit that is based on continued fractions and allows computing any linear rational function of two variables, including basic arithmetic operations like addition, subtraction, multiplication and division. Such aunit can easily exploit the parallel nature of continued fraction arithmetic and accelerate the otherwise low performance of its software implementation. The proposed architecture uses continued logarithms, which are an adapted variant of continued fractions and which suit hardware implementation more naturally through their bit-level granularity. We have used FPGA to implement such a unit and we present here some experimental results, which demonstrate promising properties of the proposed architecture.

  • Czech name

    Aritmetická jednotka na bázi řetězových zlomků

  • Czech description

    Článek popisuje architekturu aritmetické jednotky založené na řetězových zlomcích. Tato jednotka umožňuje výpočet libovolné racionální lomené funkce dvou proměnných a tedy i základních aritmetických operací (součet, rozdíl, násobení, dělení). Hardwarovárealizace této jednotky umožňuje využít paralelizmu řetězových zlomků a výrazně tak urychlit jejich výpočty. Navržená architektura využívá konkrétní formu řetězových zlomků v podobě řetězových logaritmů, jejichž hlavní výhodou je bitová granularita. K implementaci bylo použito FPGA obvodu - výsledky ukazují na výborné vlastnosti navržené architektury.

Classification

  • Type

    D - Article in proceedings

  • CEP classification

    IN - Informatics

  • OECD FORD branch

Result continuities

  • Project

  • Continuities

    Z - Vyzkumny zamer (s odkazem do CEZ)

Others

  • Publication year

    2006

  • Confidentiality

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Data specific for result type

  • Article name in the collection

    Proceedings of the Seventh International Scientific Conference on Electronic Computers and Informatics ECI 2006

  • ISBN

    80-8073-598-0

  • ISSN

  • e-ISSN

  • Number of pages

    6

  • Pages from-to

    225-230

  • Publisher name

    Technická univerzita v Košiciach

  • Place of publication

    Košice

  • Event location

    Herl'any

  • Event date

    Sep 20, 2006

  • Type of event by nationality

    WRD - Celosvětová akce

  • UT code for WoS article