Hardware Implementation of Continued Logarithm Arithmetic
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F07%3A03132074" target="_blank" >RIV/68407700:21230/07:03132074 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Hardware Implementation of Continued Logarithm Arithmetic
Original language description
This paper gives details on architecture of an arithmetic unit built on principles of continued logarithms and provides its sample characterization using FPGA technology. Continued logarithms can be used for exact arithmetic, but similarly to other exact/reliable methods they face the instant problem of poor performance. Their naturally binary character, however, gives them a good potential to be realized directly in hardware. We prove feasibility of this approach by constructing a continued logarithm unit and quantifying its possible performance.
Czech name
Implementace aritmetické jednotky pro řetězové logaritmy
Czech description
Článek popisuje architekturu aritmetické jednotky pracující na principech řetězových logaritmů a pro tuto architekturu uvádí výsledky její implementace na obvodech FPGA. Řetězové logaritmy jsou jednou z metod vhodných pro realizaci přesné aritmetiky, alestejně jako řada obdobných metod čelí problému nízké efektivity. V principu binární charakter řetězových logaritmů však dává šanci jejich přímé implementaci v hardwaru. Tento článek potvrzuje toto očekávání a pokouší se kvantifikovat jeho přínos.
Classification
Type
D - Article in proceedings
CEP classification
IN - Informatics
OECD FORD branch
—
Result continuities
Project
—
Continuities
V - Vyzkumna aktivita podporovana z jinych verejnych zdroju
Others
Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
12th GAMM - IMACS International Symposium on Scientific Computing, Computer Arithmetic and Validated Numerics, SCAN 2006 Conference Post-Proceedings
ISBN
978-0-7695-2821-2
ISSN
—
e-ISSN
—
Number of pages
9
Pages from-to
—
Publisher name
IEEE Computer Society Press
Place of publication
Los Alamitos
Event location
Duisburg
Event date
Sep 26, 2006
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—