Developing Virtual ADC Testing Environment in MAPLE
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F68407700%3A21230%2F07%3A03131192" target="_blank" >RIV/68407700:21230/07:03131192 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Developing Virtual ADC Testing Environment in MAPLE
Original language description
This paper proposes an innovative concept of a virtual testing environment for analog-to-digital converters (ADCs) applying a suitable conjunction of two performance extraction algorithms - the Servo-Loop and Histogram method. The testing engine proposedis implemented in MAPLE and consists of program procedures to extract ADC errors expressed in term of integral and differential non-linearity (INL and DNL). The novelty of our solution is the use of effective search algorithm and improved convergence properties resulting in a significant reduction of the simulation time.
Czech name
Vývoj virtuálního testovacího rozhraní v MAPLE
Czech description
Předložený článek navrhuje inovovaný koncept virtuálního testovacího rozhraní pro analogově-číslicové převodníky s využitím vhodného spojení dvou extrakčních algoritmů - Servosmyčkové a histogramové metody. Navržené testovací rozhraní je implementováno vMAPLE a sestává z programových procedur pro extrakci nelinearit ADC. Inovací našeho řešení je využití efektivního vyhledávacího algoritmu a zlepšené konvergenční vlastnosti, přispívající ke značnému zkrácení simulačního času.
Classification
Type
D - Article in proceedings
CEP classification
JA - Electronics and optoelectronics
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/GA102%2F07%2F1186" target="_blank" >GA102/07/1186: Sophisticated methods of the analog and mixed-signal circuits design in sub-micron technologies</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Design and Diagnostics of Electronic Circuits and Systems
ISBN
1-4244-1161-0
ISSN
—
e-ISSN
—
Number of pages
5
Pages from-to
417-421
Publisher name
IEEE Computer Society
Place of publication
Los Alamitos
Event location
Krakow
Event date
Apr 10, 2007
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—