Design of Integer Phase Locked Loop

Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F07%3APU71518" target="_blank" >RIV/00216305:26220/07:PU71518 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—

Result language
angličtina
Original language name
Design of Integer Phase Locked Loop
Original language description
The paper describes the design procedure of phase locked loop (PLL). This PLL is used in band-pass sigma-delta modulator to synchronise the input slow sine-wave signal with driving clock of modulator. It generates 62,5 kHz rectangle driving signal. The paper also shows simulation results, which confirm the design process .
Czech name
Návrh a vývoj fázového závěsu
Czech description
Článek popisuje návrh a vývoj fázového závěsu, který je určen pro synchronizaci s modulátorem sigma-delta.

Project
<a href="/en/project/GA102%2F05%2F0869" target="_blank" >GA102/05/0869: New principles of intergrated low-voltage and low-power AD converters in sub-micron technologies</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection
MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích.. Seminář o výsledcích výzkumného záměru MSM 0021630503 v roce 2007. Sborník příspěvků
ISBN
978-80-214-3534-6
ISSN
—
e-ISSN
—
Number of pages
7
Pages from-to
27-33
Publisher name
Novotný
Place of publication
Brno
Event location
BRNO
Event date
Sep 20, 2007
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—

Similar results(10)