New approach to the FPGA testing based on the Boundary Scan
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F04%3APU49059" target="_blank" >RIV/00216305:26230/04:PU49059 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
New approach to the FPGA testing based on the Boundary Scan
Original language description
In the paper, a method enabling to verify the functionality of an FPGA design is presented. This method is based on the formal model construction of the register transfer (RT) level digital circuit. This new approach allows FPGA designers to debug and verify their hardware being developed. A Boundary scan is used as a communication interface. As an input, a digital circuit structure at RT level designed using any DfT technique is assumed.
Czech name
Nový přístup k testování FPGA využívající Boundary Scan
Czech description
Metoda Boundary scan umožňuje testování spojů ve složitých elektronických systémech. Je definována normou. V článku je popsána možnost jak využít prvky Boundary scan v systémech, kde jsou důležitou složkou prvky FPGA, včetně komunikace s prvky JTAG.
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
—
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2004
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Proceedings of 38th International Conference MOSIS'04
ISBN
80-85988-98-4
ISSN
—
e-ISSN
—
Number of pages
4
Pages from-to
120-123
Publisher name
NEUVEDEN
Place of publication
Ostrava
Event location
Rožnov pod Radhoštěm
Event date
Apr 19, 2004
Type of event by nationality
EUR - Evropská akce
UT code for WoS article
—