Formal Approach to Synthesis of a Test Controller

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F04%3APU49146" target="_blank" >RIV/00216305:26230/04:PU49146 - isvavai.cz</a>

Result on the web

—

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

Formal Approach to Synthesis of a Test Controller

Original language description

In the paper, a method for formal construction of a test controller of the RT level digital circuit is presented. As input, a digital circuit structure at RT level designed using any DfT technique is assumed. The proposed method enables to create a Finite State Machine with output, which can control all enable, address and clock inputs of circuit elements during the test application process. It is assumed that test patterns are inserted to circuit primary input ports and transferred through the circuitstructure to selected points inside the circuit, to which they must be applied. Responses to these test patterns must then be transferred outside of the circuit and analyzed. Transfers of such diagnostic data are controlled by the test controller. Formaltools and approaches are used. The main advantage of formally described methods is that all processes are easily provable and no large evaluation of proposed methods on benchmark circuits is necessary.

Czech name

Formální přístup k syntéze řadiče testu

Czech description

V článku jsou prezentovány metody tvorby řadiče testu pro obvody na úrovni RT. Vstupem je struktura obvodu na úrovni RT navržená s využitím zásad návrhu pro snadnou testovatelnost. Navržená metoda dovoluje vytvořit stavový konečný automat s výstupní funkcí, který může řídit všechny povolovací, adresové a hodinové vstupy obvodových prvků ve fázi aplikace testu. Předpokládá se, že testovací vektory jsou vkládány na primární vstupy obvodu a přenášeny přes strukturu obvodu na vybraná místa uvnitř obvodu, naa která mají být aplikovány. Odezvy na tyto testovací vektory je zase třeba dopravit vně obvodu pro jejich další analýzu. Tyto přenosy diagnostických dat uvnitř obvodu právě řídí řadič testu. Bylo využito formálních nástrojů a postupů. Hlavní výhodou takového přístupu je, že všechny postupy jsou relativně snadno dokazatelné a odpadá jejich zdlouhavé ověřování na ověřovacích obvodech.

Type

D - Article in proceedings

CEP classification

JC - Computer hardware and software

OECD FORD branch

—

Project

Result was created during the realization of more than one project. More information in the Projects tab.

Continuities

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Publication year

2004

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection

Proceedings of Eleventh International Conference and Workshop on the Engineering of Computer-Based Systems

ISBN

0-7695-2125-8

ISSN

—

e-ISSN

—

Number of pages

8

Pages from-to

348-355

Publisher name

IEEE Computer Society

Place of publication

Los Alamitos, California

Event location

Brno

Event date

May 23, 2004

Type of event by nationality

WRD - Celosvětová akce

UT code for WoS article

—