Reconfigurability of the Interconnect Architecture for Chip Multiprocessors
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F05%3APU55689" target="_blank" >RIV/00216305:26230/05:PU55689 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Reconfigurability of the Interconnect Architecture for Chip Multiprocessors
Original language description
As multiprocessors on a single chip are penetrating quickly new application areas in network and media processing, their optimum interconnect architecture is of interest. A fixed application-specific interconnect may provide sufficient performance in some cases, but nowadays one can also consider the use of run-time reconfigurable interconnect to speed-up specific communication patterns during execution of the algorithm. The paper promotes the idea that the performance improvement can result mainly fromm changing interconnect topology for local and global communication patterns. Some examples of reconfigurable interconnect, clarifying this concept, are presented and a required area overhead is discussed.
Czech name
Reconfigurability of the Interconnect Architecture for Chip Multiprocessors
Czech description
Tak jak se rozšiřují multiprocesory na jednom čipu do nových aplikačních oblastí v sítích a zpracování medií, je zajímavé jejich optimální propojení. Pevné propojení pro specifickou aplikaci může vykazovat v některých případech dostatečnou výkonnost, ale v současnosti se dá uvažovat pro zrychlení specifických komunikačních vzorů během provádění algoritmu i s rekonfigurací propojení za běhu. Článek prezentuje myšlenku, že zlepšení výkonnosti může nastat hlavně změnou topologie propojení vhodnépro lokální a jiné vhodné pro globální komunikace. Jsou uvedeny příklady rekonfigurovatelného propojení, vysvětlující tento koncept a je diskutována potřebná prostorová režie na čipu.
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/GA102%2F05%2F0467" target="_blank" >GA102/05/0467: Architectures of Embedded Systems Networks</a><br>
Continuities
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Others
Publication year
2005
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Proceedigns of the 4th International Symposium on Information and Communication Technologies
ISBN
0-9544145-6-X
ISSN
—
e-ISSN
—
Number of pages
6
Pages from-to
136-141
Publisher name
Computer Science Press
Place of publication
Dublin
Event location
Cape Town
Event date
Jan 3, 2005
Type of event by nationality
WRD - Celosvětová akce
UT code for WoS article
—