Tools for split RTL circuit into Testable blocks
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F07%3APR23025" target="_blank" >RIV/00216305:26230/07:PR23025 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
Tools for split RTL circuit into Testable blocks
Original language description
Developed tools make possible to split circuit written in formal model that was developed on DSC into Testable blocks and design scan chain. Outputs of tools are individual Testable blocks written in verilog.
Czech name
Nástroje pro rozdělení obvodu na RT úrovni na Testovatelné bloky
Czech description
Vytvořené nástroje umožňují rozdělení obvodu, reprezentovaného formálním modelem vyvinutém na UPSY, na Testovatelné bloky a navrhnout tak řetězec SCAN. Výstupem jsou jednotlivé bloky zapsané ve verilogu.
Classification
Type
X - Unclassified
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
—
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů