Methodology for Identification Testable Blocks in Circuit on RT Level
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F07%3APU73395" target="_blank" >RIV/00216305:26230/07:PU73395 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Metodika identifikace Testovatelných bloků v obvodu na úrovni RT
Original language description
V článku je prezentován koncept Testovatelného Bloku vyvinutého na formálním modelu obvodu na úrovni RT. Jsou definovány principy jejich identifikace. Dále jsou popsány některé detaily implementace metodiky, uvedeny a shrnuty experimentální výsledky. V závěru je uveden předpokládaný obsah disertační práce.
Czech name
Metodika identifikace Testovatelných bloků v obvodu na úrovni RT
Czech description
V článku je prezentován koncept Testovatelného Bloku vyvinutého na formálním modelu obvodu na úrovni RT. Jsou definovány principy jejich identifikace. Dále jsou popsány některé detaily implementace metodiky, uvedeny a shrnuty experimentální výsledky. V závěru je uveden předpokládaný obsah disertační práce.
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
—
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2007
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Počítačové architektury a diagnostika 2007
ISBN
978-80-7043-605-9
ISSN
—
e-ISSN
—
Number of pages
10
Pages from-to
67-76
Publisher name
Západočeská univerzita v Plzni
Place of publication
Plzeň
Event location
Srní
Event date
Sep 17, 2007
Type of event by nationality
EUR - Evropská akce
UT code for WoS article
—