Automatic Generation of Circuits for Approximate String Matching

Result code in IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F07%3APU73376" target="_blank" >RIV/00216305:26230/07:PU73376 - isvavai.cz</a>

Alternative codes found

RIV/63839172:_____/07:00000550 RIV/00216224:14330/07:00041393

Result on the web

—

DOI - Digital Object Identifier

—

Result language

angličtina

Original language name

Automatic Generation of Circuits for Approximate String Matching

Original language description

Hardware accelerators for approximate string matching&nbsp; play an important role in an increasing number of modern bioinformatic applications. They are able to reduce the task complexity from quadratic to linear and show a speed up in orders of hundreds when compared with the respective software implementation. However, their wider use is limited by the lack of flexibility and modularity required by often variable tasks. In this respect, it is desirable to develop a procedure for automatic design andimplementation of such accelerators, to reach high performance and efficiency typical for strongly optimized architectures, with as little human effort on the side of the designer as possible. This paper proposes the essential element of such a procedure, a method for the calculation of generic hardware architecture parameters. The proposed method is evaluated on a range of typical approximate string matching tasks. It demonstrates the differences in the designed architecture, when perfo

Czech name

Automatické generování obvodů pro hledání podobnosti v řetězcích

Czech description

Hardwarové akcelerátory pro hlední podobnosti hrají důležitou roli ve zvyšujícím se počtu moderních bioinformatických aplikací. Jsou schopny redukovat časovou složitost úloh z kvadratické na lineární a dosáhnout zrychlení v řadu stovek ve strovnání s adekvátními softwarovými implementacemi. Nasazení těchto akcelerátorů je však omezeno nedostatkem jejich flexibility a modularity, která je požadována ze strany&nbsp; aplikací. Z těchto důvodů je potřeba vyvinout metodu pro automatický návrh a implementacitěchto akcelerátorů s cílem dosáhnout maximálního výkonu a efektivního využítí dostupných zdrojů. Tento článek navrhuje základní element takovéto metody založené na výpočtu parametrů generické hardwarové architektury. Navhovaná metoda je ohodnocena na několika typických ulohách z oblasti biologie.<br>

Type

D - Article in proceedings

CEP classification

JC - Computer hardware and software

OECD FORD branch

—

Project

—

Continuities

Z - Vyzkumny zamer (s odkazem do CEZ)

Publication year

2007

Confidentiality

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Article name in the collection

2007 IEEE Design and Diagnostics of Electronic Circuits and Systems

ISBN

1-4244-1161-0

ISSN

—

e-ISSN

—

Number of pages

6

Pages from-to

203-208

Publisher name

IEEE Computer Society

Place of publication

Krakow

Event location

Krakow

Event date

Apr 11, 2007

Type of event by nationality

WRD - Celosvětová akce

UT code for WoS article

—