Aplikace hlídacích obvodů v architekturách odolných proti poruchám
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26230%2F08%3APU76767" target="_blank" >RIV/00216305:26230/08:PU76767 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Aplikace hlídacích obvodů v architekturách odolných proti poruchám
Original language description
Příspěvek charakterizuje motivaci, cíle a dosavadní výsledky studenta při řešení jeho disertační práce. Je představena zavedená metodologie pro automatizované generování hlídacích obvodů pro jednoduché číslicové obvody nebo komunikační protokoly na báziFPGA. Dále je ukázané, jak lze využít takto vygenerovaných hlídacích obvodů při návrhu architektur odolných proti poruchám. Představen je přístup, jak vytvářet obvody se zvýšenou spolehlivostí s ohledem na dobu životnosti systému v obvodech FPGA s využitím architektur TMR a duplex doplněných o hlídací obvody. Experimentální výsledky rekapitulují náročnosti na zdroje FPGA samotných obvodů, jejich hlídačů a architektur odolných proti poruchám. V závěru je diskutován další směr výzkumu.
Czech name
Aplikace hlídacích obvodů v architekturách odolných proti poruchám
Czech description
Příspěvek charakterizuje motivaci, cíle a dosavadní výsledky studenta při řešení jeho disertační práce. Je představena zavedená metodologie pro automatizované generování hlídacích obvodů pro jednoduché číslicové obvody nebo komunikační protokoly na báziFPGA. Dále je ukázané, jak lze využít takto vygenerovaných hlídacích obvodů při návrhu architektur odolných proti poruchám. Představen je přístup, jak vytvářet obvody se zvýšenou spolehlivostí s ohledem na dobu životnosti systému v obvodech FPGA s využitím architektur TMR a duplex doplněných o hlídací obvody. Experimentální výsledky rekapitulují náročnosti na zdroje FPGA samotných obvodů, jejich hlídačů a architektur odolných proti poruchám. V závěru je diskutován další směr výzkumu.
Classification
Type
D - Article in proceedings
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/GD102%2F05%2FH050" target="_blank" >GD102/05/H050: Integrated Approach to Education of PhD Students in the Area of Parallel and Distributed Systems</a><br>
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2008
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
Article name in the collection
Počítačové architektury a diagnostika 2008
ISBN
978-80-7372-378-1
ISSN
—
e-ISSN
—
Number of pages
6
Pages from-to
—
Publisher name
Technická universita v Liberci
Place of publication
Liberec
Event location
Hejnice
Event date
Sep 15, 2008
Type of event by nationality
CST - Celostátní akce
UT code for WoS article
—