Algorithm for calculation of exponential function designed for programmable logic device FPGA
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F49777513%3A23220%2F10%3A00503508" target="_blank" >RIV/49777513:23220/10:00503508 - isvavai.cz</a>
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
čeština
Original language name
Algoritmus pro vyčíslení exponenciální funkce navržený pro programovatelné logické obvody FPGA
Original language description
Tento článek se zabývá implementací algoritmu, který pro výpočet využívá operace bitového posuvu a součtu, pro výpočet exponenciální funkce v prostředí FPGA. Nejdříve je představen základní princip algoritmu. Následuje detailní popis navržené architektury algoritmu pro FPGA. Na konci článku jsou uvedeny získané výsledky ze simulace.
Czech name
Algoritmus pro vyčíslení exponenciální funkce navržený pro programovatelné logické obvody FPGA
Czech description
Tento článek se zabývá implementací algoritmu, který pro výpočet využívá operace bitového posuvu a součtu, pro výpočet exponenciální funkce v prostředí FPGA. Nejdříve je představen základní princip algoritmu. Následuje detailní popis navržené architektury algoritmu pro FPGA. Na konci článku jsou uvedeny získané výsledky ze simulace.
Classification
Type
O - Miscellaneous
CEP classification
JA - Electronics and optoelectronics
OECD FORD branch
—
Result continuities
Project
—
Continuities
S - Specificky vyzkum na vysokych skolach
Others
Publication year
2010
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů