How to Formalize FPGA Hardware Design
The result's identifiers
Result code in IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F63839172%3A_____%2F04%3A00000005" target="_blank" >RIV/63839172:_____/04:00000005 - isvavai.cz</a>
Alternative codes found
RIV/00216224:14330/04:00010387
Result on the web
—
DOI - Digital Object Identifier
—
Alternative languages
Result language
angličtina
Original language name
How to Formalize FPGA Hardware Design
Original language description
In this report, a formal view of an FPGA hardware design is presented. An approach of how elementary FPGA design entities can be modeled in terms of Kripke structures is presented here. The report is also focused on capturing the problems of modeling synchronous parts of hardware design together with its asynchronous parts.
Czech name
Kterak formalizovat hardwarový design FPGA čipů
Czech description
V této zprávě nahlížíme z formálního hlediska na HW design pro FPGA čipy a modelujeme ho jako Kripkeho strukturu. Dále je zde zpracován problém společného modelování synchronních a asynchronních částí designu.
Classification
Type
A - Audiovisual production
CEP classification
JC - Computer hardware and software
OECD FORD branch
—
Result continuities
Project
<a href="/en/project/GA201%2F03%2F0509" target="_blank" >GA201/03/0509: Automated Verification of Parallel and Distributed Systems</a><br>
Continuities
Z - Vyzkumny zamer (s odkazem do CEZ)
Others
Publication year
2004
Confidentiality
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Data specific for result type
ISBN
—
Place of publication
Praha
Publisher/client name
CESNET, z.s.p.o.
Version
CESNET Technical Report No. 04/2004
Carrier ID
—