Verifikace a spolehlivost návrhu číslicových systémů

Poskytovatel

Ministerstvo školství, mládeže a tělovýchovy

Program

Šestý rámcový program Evropského společenství pro výzkum, technický rozvoj a demonstrační činnosti

Veřejná soutěž

FP6-2006-Mobility-4

Hlavní účastníci

České vysoké učení technické v Praze / Fakulta informačních technologií

Druh soutěže

RP - Spolufinancování programu EK

Číslo smlouvy

MSMT-xxxx/2014

Název projektu anglicky

Verification and dependability of digital systems design

Anotace anglicky

The project shall develop methods and algorithms for design of dependable digital systems realized by FPGA programmable devices. The initial description of such a system and the exploration of its possible architectures will commence at a lever higher than the RT level usual today. Because the descriptive languages used will have a formally-defined semantics, formal methods will be employed to verify correctness and other properties of the system. Core dependability parameters will be estimated early inthe design process. Dependability criteria will control further design. The resulting design will be accompanied by algorithmically produced dependability models that will be of practical relevance. To achieve this goal, alternative ways to model the influence of SEU faults on FPGA circuits will be explored and compared with the results of Accelerated Life Tests (ALTs) under neutron irradiation. To eveluate SEU resistance of a design, fault injection methods into simulation models as well as into realdevices together with formal fault classification methods will be employed. Suitable methods of redundancy introduction will be found to secure blocks of various kinds (combinational blocks, sequential blocks of synchronous and asynchronous construction)with respect to minimal system speed and cost degradation. The designed methods will be tested on benchmark circuits and compared to existing results. The results will be published through standard channels, that is, in refereed international journals and conferences.

Kategorie VaV

ZV - Základní výzkum

CEP - hlavní obor

IN - Informatika

CEP - vedlejší obor

JA - Elektronika a optoelektronika, elektrotechnika

CEP - další vedlejší obor

—

OECD FORD - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)<br>20201 - Electrical and electronic engineering

Hodnocení poskytovatelem

U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)

Zhodnocení výsledků projektu

Projekt je realizován v rámci Aktivity MOBILITY, jejímž hlavním cílem je navázání a prohlubování kontaktů se zahraničními výzkumnými institucemi. Neprobíhá tedy kontrola dílčích výstupů projektu prostřednictvím hodnotící komise, avšak je kontrolována správnost čerpání přidělených financí a přiměřenost jejich využití.

Zahájení řešení

1. 1. 2014

Ukončení řešení

31. 12. 2015

Poslední stav řešení

U - Ukončený projekt

Poslední uvolnění podpory

24. 3. 2015

Důvěrnost údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Systémové označení dodávky dat

CEP16-MSM-7A-U/02:1

Datum dodání záznamu

12. 10. 2017

Celkové uznané náklady

92 tis. Kč

Výše podpory ze státního rozpočtu

92 tis. Kč

Ostatní veřejné zdroje financování

0 tis. Kč

Neveřejné tuz. a zahr. zdroje finan.

0 tis. Kč