Výzkum a aplikace vestavěných diagnostických prostředků v integrovaných obvodech

Poskytovatel

Grantová agentura České republiky

Program

Standardní projekty

Veřejná soutěž

—

Hlavní účastníci

Technická univerzita v Liberci / Fakulta mechatroniky, informatiky a mezioborových studií

Druh soutěže

—

Číslo smlouvy

—

Název projektu anglicky

Research and application of built-in self test equipment in integrated circuits

Anotace anglicky

The project includes theoretical, experimental and application work in the field of diagnostics of digital systems with a special focus on built-in self test BIST equipment The goal of the project is essentially expressed in the following points: Research of finite fields which are suitable for use in built-in test pattern generators Finding a methodology of pseudoexhaustive test pattern generator design with reduced number of test patterns without a loss of fault coverage, implementation of the methodology into a design software Proving the designed test pattern generator properties by applying standard diagnostic experiments (ISCAS Benchmarks), comparing the results with existing methods Applying the theoretical results on a prototypintegratedcircuit designed for industrial use Publication of research results, promoting a co-operation with European countries in the field of design and diagnostics of digital systems. Participation in the formulation of IEEE 1 149.4 standard (B

Kategorie VaV

—

CEP - hlavní obor

JA - Elektronika a optoelektronika, elektrotechnika

CEP - vedlejší obor

JC - Počítačový hardware a software

CEP - další vedlejší obor

—

OECD FORD - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

20201 - Electrical and electronic engineering<br>20206 - Computer hardware and architecture

Hodnocení poskytovatelem

V - Vynikající výsledky projektu (s mezinárodním významem atd.)

Zhodnocení výsledků projektu

Odborným přínosem projektu byla realizace simulátoru struktur a metodiky v minimalizaci testovacích kroků, stavba obvodu FPGA s vestavenými diagnostickými prostřdky a vytvoření standardního postupu návrhu vestavené diagnostiky. Dalším významem bylo zahrn

Zahájení řešení

1. 1. 1998

Ukončení řešení

1. 1. 2000

Poslední stav řešení

U - Ukončený projekt

Poslední uvolnění podpory

—

Důvěrnost údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Systémové označení dodávky dat

CEP/2001/GA0/GA01GA/U/N/9:4

Datum dodání záznamu

—

Celkové uznané náklady

2 202 tis. Kč

Výše podpory ze státního rozpočtu

1 332 tis. Kč

Ostatní veřejné zdroje financování

0 tis. Kč

Neveřejné tuz. a zahr. zdroje finan.

0 tis. Kč