Výzkum metod urychlování výpočtů rekonfigurovatelným technickým vybavením

Poskytovatel

Grantová agentura České republiky

Program

Standardní projekty

Veřejná soutěž

—

Hlavní účastníci

České vysoké učení technické v Praze / Fakulta elektrotechnická

Druh soutěže

VS - Veřejná soutěž

Číslo smlouvy

—

Název projektu anglicky

Research into methods of architecture acceleration using reconfigurable hardware

Anotace anglicky

The project is oriented towards modern methods of digital system design and evaluation of the object paradigm as a tool for hardware-software codesign. The purpose of the project is architecture acceleration using reconfigurable hardware. It begins withspecification of algorithms, their verification and implementation in hardware and software. It includes investigation of specification tools suitable for algorithm formulation, especially with respect to object oriented languages (like e.g. Java) and investigation of accelerated system architectures. As an application area in which the design method will be evaluated it assumes the domain of cryptography including the selection of enciphering algorithms suitable for Internet implementation, especiallinthe domain of electronic commerce and similar applications. Documenting the proposed method with the design of a crypto-chip, and/or chips for other applications, whose function would be safe and fast at the same time. The project includes research a

Kategorie VaV

—

CEP - hlavní obor

JA - Elektronika a optoelektronika, elektrotechnika

CEP - vedlejší obor

JC - Počítačový hardware a software

CEP - další vedlejší obor

—

OECD FORD - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

20201 - Electrical and electronic engineering<br>20206 - Computer hardware and architecture

Hodnocení poskytovatelem

U - Uspěl podle zadání (s publikovanými či patentovanými výsledky atd.)

Zhodnocení výsledků projektu

Odborný přínos projektu je významný. Zejména výsledky výzkumu architektur vhodných pro akceleraci systémů pomocí FPGA a také výsledky získané při realizaci systému BOOM pro dvojúrovňovou minimalizaci logických funkcí. Cenné jsou i výsledky experimentální

Zahájení řešení

1. 1. 1999

Ukončení řešení

1. 1. 2001

Poslední stav řešení

U - Ukončený projekt

Poslední uvolnění podpory

—

Důvěrnost údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Systémové označení dodávky dat

CEP/2002/GA0/GA02GA/U/N/7:3

Datum dodání záznamu

1. 4. 2003

Celkové uznané náklady

1 214 tis. Kč

Výše podpory ze státního rozpočtu

1 214 tis. Kč

Ostatní veřejné zdroje financování

0 tis. Kč

Neveřejné tuz. a zahr. zdroje finan.

0 tis. Kč