Digital Autonomy for RISC-V in Europe (Specific Grant Agreement 1) – DARE SGA1

Poskytovatel

Ministerstvo školství, mládeže a tělovýchovy

Program

EuroHPC projekty

Veřejná soutěž

—

Hlavní účastníci

Vysoká škola báňská - Technická univerzita Ostrava / IT4Innovations

Druh soutěže

M2 - Mezinárodní spolupráce

Číslo smlouvy

MSMT-14216/2024-3

Název projektu anglicky

Digital Autonomy for RISC-V in Europe (Specific Grant Agreement 1) – DARE SGA1

Anotace anglicky

Digital Autonomy with RISC-V in Europe (DARE) will address Europe’s deficit in digital autonomy for High Performance Computing and AI, by creating truly European products for European supercomputers for research and industry. The project builds upon the solid research foundation from EPI, EUPILOT, EUPEX, DEEP-SEA, eProcessor, MEEP and related projects, and it takes advantage of the open RISC-V ecosystem, chiplet revolution and open-source software. It is the first phase of the ambitious 6-year plan set out in the DARE FPA proposal, and it defines clear intra- and inter-phase SMART KPIs and success criteria, on the road to European digital autonomy while supporting current and future computing needs. We will develop and tape-out, in advanced technology, three RISC-V-based chiplets: a vector accelerator for high-precision HPC and emerging applications, an AI Processing Unit inference accelerator for HPC AI applications and an HPC-focused European general-purpose processor. These chiplets bring cost and yield advantages by going beyond the reticle size limitations imposed by monolithic chips and they will be integrated in a mix-and-match fashion to build specific systems. DARE uses a carefully selected set of the most significant European HPC and AI applications to drive hardware (HW) and software (SW) activities in a HW/SW co-design scheme, in order to ensure that the project’s HW and SW results meet the requirements of the European HPC and AI communities. It will build a complete SW stack, optimized for DARE HW, that supports these cutting-edge applications. To make rapid progress, SW and HW developments proceed in parallel, leveraging early access to RISC-V hardware emulation and simulation. Finally, the project will elaborate a detailed technical roadmap and pathfinding, defining the major steps and milestones to be followed in the next phase, in order to achieve the goal of nextgeneration post-exascale EU supercomputers.

Kategorie VaV

AP - Aplikovaný výzkum

OECD FORD - hlavní obor

10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

OECD FORD - vedlejší obor

20206 - Computer hardware and architecture

OECD FORD - další vedlejší obor

—

CEP - odpovídající obory <br>(dle <a href="http://www.vyzkum.cz/storage/att/E6EF7938F0E854BAE520AC119FB22E8D/Prevodnik_oboru_Frascati.pdf">převodníku</a>)

AF - Dokumentace, knihovnictví, práce s informacemi<br>BC - Teorie a systémy řízení<br>BD - Teorie informace<br>IN - Informatika<br>JC - Počítačový hardware a software

Zahájení řešení

1. 3. 2025

Ukončení řešení

29. 2. 2028

Poslední stav řešení

B - Běžící víceletý projekt

Poslední uvolnění podpory

23. 6. 2026

Důvěrnost údajů

C - Předmět řešení projektu podléhá obchodnímu tajemství (§ 504 Občanského zákoníku), ale název projektu, cíle projektu a u ukončeného nebo zastaveného projektu zhodnocení výsledku řešení projektu (údaje P03, P04, P15, P19, P29, PN8) dodané do CEP, jsou upraveny tak, aby byly zveřejnitelné.

Systémové označení dodávky dat

CEP26-MSM-MC-R

Datum dodání záznamu

8. 7. 2026

Celkové uznané náklady

11 395 tis. Kč

Výše podpory ze státního rozpočtu

5 698 tis. Kč

Ostatní veřejné zdroje financování

0 tis. Kč

Neveřejné tuz. a zahr. zdroje finan.

0 tis. Kč