Návrh obvodů v jazycích VHDL a Verilog
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F01%3APU25374" target="_blank" >RIV/00216305:26220/01:PU25374 - isvavai.cz</a>
Nalezeny alternativní kódy
RIV/61989100:27240/01:00001086
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
Návrh obvodů v jazycích VHDL a Verilog
Popis výsledku v původním jazyce
Návrh obvodů v jazycích VHDL a Verilog
Název v anglickém jazyce
Circuit design in VHDL and Verilog languages
Popis výsledku anglicky
Circuit design in VHDL and Verilog languages
Klasifikace
Druh
J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
JA - Elektronika a optoelektronika, elektrotechnika
OECD FORD obor
—
Návaznosti výsledku
Projekt
Výsledek vznikl pri realizaci vícero projektů. Více informací v záložce Projekty.
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2001
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název periodika
Sdělovací technika
ISSN
0036-9942
e-ISSN
—
Svazek periodika
2001
Číslo periodika v rámci svazku
11,12
Stát vydavatele periodika
CZ - Česká republika
Počet stran výsledku
4
Strana od-do
16-19
Kód UT WoS článku
—
EID výsledku v databázi Scopus
—