Scaling in Analog Circuit Design

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F02%3APU29204" target="_blank" >RIV/00216305:26220/02:PU29204 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Scaling in Analog Circuit Design
Popis výsledku v původním jazyce
The impact of scaling on the analog performance of CMOS circuits was studied. The solution space for analog scaling was explored between two dimensions: "a standard digital scaling" axis and an "increased bandwidth and dynamic-range" axis. Circuit simulation was applied to explore trends in noise and linearity performance under analog operating conditions at device level and for a basic circuit block. It appears that a single scaling rule is not applicable in the analog circuit domain.
Název v anglickém jazyce
Scaling in Analog Circuit Design
Popis výsledku anglicky
The impact of scaling on the analog performance of CMOS circuits was studied. The solution space for analog scaling was explored between two dimensions: "a standard digital scaling" axis and an "increased bandwidth and dynamic-range" axis. Circuit simulation was applied to explore trends in noise and linearity performance under analog operating conditions at device level and for a basic circuit block. It appears that a single scaling rule is not applicable in the analog circuit domain.

Rok uplatnění
2002
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Podobné výsledky(10)