Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

FPGA implementace jádra SDDR pro rádiový transceiver

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F06%3APU68174" target="_blank" >RIV/00216305:26220/06:PU68174 - isvavai.cz</a>

  • Výsledek na webu

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    FPGA Implementation of an SDDR Core for Radio Transceiver

  • Popis výsledku v původním jazyce

    Today?s technology and efficiency of the hardware components intended for the digital signal processing offers a great potential to revolutionize the way how radio transceivers are designed. The potential to create the IF sampled software defined digitalradio (SDDR) cores for the traditional analog systems, as well as for the modern digital communication transceivers utilizing digital techniques of modulation, algorithms of the adaptation, synchronization, and decoding, completely in the digital domain. This work offers a prototype of such SDDR core for the radio?data modem implemented mainly in an FPGA. The design itself was preceded by a complete simulation in MATLAB?Simulink.

  • Název v anglickém jazyce

    FPGA Implementation of an SDDR Core for Radio Transceiver

  • Popis výsledku anglicky

    Today?s technology and efficiency of the hardware components intended for the digital signal processing offers a great potential to revolutionize the way how radio transceivers are designed. The potential to create the IF sampled software defined digitalradio (SDDR) cores for the traditional analog systems, as well as for the modern digital communication transceivers utilizing digital techniques of modulation, algorithms of the adaptation, synchronization, and decoding, completely in the digital domain. This work offers a prototype of such SDDR core for the radio?data modem implemented mainly in an FPGA. The design itself was preceded by a complete simulation in MATLAB?Simulink.

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

    JA - Elektronika a optoelektronika, elektrotechnika

  • OECD FORD obor

Návaznosti výsledku

  • Projekt

  • Návaznosti

    Z - Vyzkumny zamer (s odkazem do CEZ)

Ostatní

  • Rok uplatnění

    2006

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    Proceedings of the 12th Conference STUDENT EEICT 2006, Volume 2

  • ISBN

    80-214-3161-X

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    3

  • Strana od-do

    14-16

  • Název nakladatele

    Ing. Zdeněk Novotný CSc., Ondráčkova 105, Brno

  • Místo vydání

    VUT BRNO

  • Místo konání akce

    Brno

  • Datum konání akce

    27. 4. 2006

  • Typ akce podle státní příslušnosti

    CST - Celostátní akce

  • Kód UT WoS článku