Multi-Core Computing Unit for Artificial Neural Networks in FPGA Chip

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F09%3APU81136" target="_blank" >RIV/00216305:26220/09:PU81136 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—

Jazyk výsledku
angličtina
Název v původním jazyce
Multi-Core Computing Unit for Artificial Neural Networks in FPGA Chip
Popis výsledku v původním jazyce
The paper describes multi-core computing unit implemented into FPGA chip. The unit is used for accelerating of Artificial Neural Networks computations.
Název v anglickém jazyce
Multi-Core Computing Unit for Artificial Neural Networks in FPGA Chip
Popis výsledku anglicky
The paper describes multi-core computing unit implemented into FPGA chip. The unit is used for accelerating of Artificial Neural Networks computations.

Projekt
<a href="/cs/project/GA102%2F08%2F1116" target="_blank" >GA102/08/1116: Metody digitalizace signálů pro moderní senzory</a><br>
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)

Rok uplatnění
2009
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
ICINCO 2009 6th International Conference on Informatics in Control, Automationa and Robotics Proceedings Volume 1 - Inteligent Control Systems and Optimization
ISBN
978-989-8111-99-9
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
—
Název nakladatele
INSTICC PRESS
Místo vydání
Portugal
Místo konání akce
Milano
Datum konání akce
2. 7. 2009
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—

Podobné výsledky(10)