Efficient FPGA Implementation of Linear Interpolation
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F10%3APU88147" target="_blank" >RIV/00216305:26220/10:PU88147 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Efficient FPGA Implementation of Linear Interpolation
Popis výsledku v původním jazyce
The paper focuses on hardware implementation of fast linear interpolation into FPGA chip.
Název v anglickém jazyce
Efficient FPGA Implementation of Linear Interpolation
Popis výsledku anglicky
The paper focuses on hardware implementation of fast linear interpolation into FPGA chip.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
JA - Elektronika a optoelektronika, elektrotechnika
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/GA102%2F08%2F1116" target="_blank" >GA102/08/1116: Metody digitalizace signálů pro moderní senzory</a><br>
Návaznosti
Z - Vyzkumny zamer (s odkazem do CEZ)
Ostatní
Rok uplatnění
2010
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Electronic Devices and Systems IMAPS CS International Conference 2010 Proceedings
ISBN
978-80-214-4138-5
ISSN
—
e-ISSN
—
Počet stran výsledku
5
Strana od-do
—
Název nakladatele
Vysoké učení technické v Brně, Antonínská 548/1
Místo vydání
Brno
Místo konání akce
Brno
Datum konání akce
1. 9. 2010
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
—