Implementace analogově-digitálního převodníku na FPGA
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F12%3APU98588" target="_blank" >RIV/00216305:26220/12:PU98588 - isvavai.cz</a>
Výsledek na webu
—
DOI - Digital Object Identifier
—
Alternativní jazyky
Jazyk výsledku
čeština
Název v původním jazyce
Implementace analogově-digitálního převodníku na FPGA
Popis výsledku v původním jazyce
Programovatelné hradlové pole (Field Programmable Gate Array, FPGA) je integrovaný digitální obvod, do kterého můžeme implementovat požadovanou aplikaci. V tomto článku bude požadovaná aplikace ad převodník.
Název v anglickém jazyce
ADC implemented in FPGA device
Popis výsledku anglicky
ADC was implemented in FPGA device Virtex-5. Was created 8 bits ADC for input analog signal.
Klasifikace
Druh
J<sub>x</sub> - Nezařazeno - Článek v odborném periodiku (Jimp, Jsc a Jost)
CEP obor
JA - Elektronika a optoelektronika, elektrotechnika
OECD FORD obor
—
Návaznosti výsledku
Projekt
<a href="/cs/project/EE2.3.20.0007" target="_blank" >EE2.3.20.0007: Wireless communication teams</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2012
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název periodika
Sdělovací technika
ISSN
0036-9942
e-ISSN
—
Svazek periodika
2012
Číslo periodika v rámci svazku
05
Stát vydavatele periodika
CZ - Česká republika
Počet stran výsledku
3
Strana od-do
5-7
Kód UT WoS článku
—
EID výsledku v databázi Scopus
—