Instruction mapping process on the VLIW architectures

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F16%3APU118931" target="_blank" >RIV/00216305:26220/16:PU118931 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Instruction mapping process on the VLIW architectures

Popis výsledku v původním jazyce

This paper deals with the process of instruction mapping on the digital signal processors. This process is used by the newly developed tool, which is designed for generating low-level assembly code for very long instruction word processors. The tool is suitable for creating cores of the signal processing algorithms.

Název v anglickém jazyce

Instruction mapping process on the VLIW architectures

Popis výsledku anglicky

This paper deals with the process of instruction mapping on the digital signal processors. This process is used by the newly developed tool, which is designed for generating low-level assembly code for very long instruction word processors. The tool is suitable for creating cores of the signal processing algorithms.

Druh

D - Stať ve sborníku

CEP obor

JA - Elektronika a optoelektronika, elektrotechnika

OECD FORD obor

—

Projekt

—

Návaznosti

S - Specificky vyzkum na vysokych skolach

Rok uplatnění

2016

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 22nd conference Student EEICT

ISBN

978-80-214-5350-0

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

385-389

Název nakladatele

Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií

Místo vydání

Brno

Místo konání akce

Brno

Datum konání akce

28. 4. 2016

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—