Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

Software symetrického šifrování v FPGA

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F17%3APR29152" target="_blank" >RIV/00216305:26220/17:PR29152 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://crypto.utko.feec.vutbr.cz/?page_id=54" target="_blank" >http://crypto.utko.feec.vutbr.cz/?page_id=54</a>

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    čeština

  • Název v původním jazyce

    Software symetrického šifrování v FPGA

  • Popis výsledku v původním jazyce

    Software implementuje v programovacím jazyce VHDL (Hardware Description Language) šifrovací algoritmus AES (Advanced Encryption Standard) určený pro FPGA (Field Programmable Gate Array) síťové karty. Software obsahuje šifrovací jádro algoritmu AES s použitím klíče 128 bitů v operačením módu GCM (Galois/Counter Mode).

  • Název v anglickém jazyce

    Symmetric encryption on the FPGA card

  • Popis výsledku anglicky

    The software implements the AES (Advanced Encryption Standard) algorithm for FPGAs (Field Programmable Gate Array) in the VHDL (Hardware Description Language) programming language. The software contains of the cryptographic core of the AES algorithm using a 128-bit key in GCM mode (Galois/Counter Mode).

Klasifikace

  • Druh

    R - Software

  • CEP obor

  • OECD FORD obor

    10201 - Computer sciences, information science, bioinformathics (hardware development to be 2.2, social aspect to be 5.8)

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/VI20162018036" target="_blank" >VI20162018036: Kryptografické zabezpečení pro 100 GbE sítě</a><br>

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2017

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Interní identifikační kód produktu

    Šifrovací jádro AES

  • Technické parametry

    SW se skládá z 3 hlavních komponent naprogramovaných v jazyce VHDL propisující šifrovací jádro určené pro FPGA karty. Tyto části jsou: 1. šifrovací jádro AES, 2. komponenta expanze klíče AES-128, 3. GCM mód určený pro blokovou šifru AES. Výsledek je implementován a ověřen na akcelerační kartě NFB-100G2Q. - Pro jednání o licenčních podmínkách tohoto výsledku je za VUT pověřeno Centrum pro transfer technologií VUT v Brně, Kounicova 966/67a, Veveří, 60200, Brno, Česká republika

  • Ekonomické parametry

    Ekonomické parametry výsledku jsou k dispozici u firmy Netcope Technologies, a.s. Sochorova 3232/34, 616 00 Brno

  • IČO vlastníka výsledku

  • Název vlastníka

    Ústav telekomunikací