Comparative Analysis of Different Implementations of Encryption Algorithms on FPGA Network Cards

Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F18%3APU128753" target="_blank" >RIV/00216305:26220/18:PU128753 - isvavai.cz</a>
Výsledek na webu
<a href="http://dx.doi.org/10.1016/j.ifacol.2018.07.172" target="_blank" >http://dx.doi.org/10.1016/j.ifacol.2018.07.172</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1016/j.ifacol.2018.07.172" target="_blank" >10.1016/j.ifacol.2018.07.172</a>

Jazyk výsledku
angličtina
Název v původním jazyce
Comparative Analysis of Different Implementations of Encryption Algorithms on FPGA Network Cards
Popis výsledku v původním jazyce
The article compares the suitability of implementation and security of the bestknown symmetric block ciphers. Based on an analysis, the article describes the implementation of AES and Twofish. The article includes block cipher modes of operation, namely Cipher Block Chaining (CBC), Counter mode (CTR), and Galois/Counter Mode (GCM). This work has been successfully verified, synthesized and implemented on network cards using Xilinx Virtex-7 and Virtex UltraScale+.
Název v anglickém jazyce
Comparative Analysis of Different Implementations of Encryption Algorithms on FPGA Network Cards
Popis výsledku anglicky
The article compares the suitability of implementation and security of the bestknown symmetric block ciphers. Based on an analysis, the article describes the implementation of AES and Twofish. The article includes block cipher modes of operation, namely Cipher Block Chaining (CBC), Counter mode (CTR), and Galois/Counter Mode (GCM). This work has been successfully verified, synthesized and implemented on network cards using Xilinx Virtex-7 and Virtex UltraScale+.

Projekt
<a href="/cs/project/VI20162018036" target="_blank" >VI20162018036: Kryptografické zabezpečení pro 100 GbE sítě</a><br>
Návaznosti
S - Specificky vyzkum na vysokych skolach

Rok uplatnění
2018
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku
15th IFAC Conference on Programmable Devices and Embedded Systems PDeS 2018
ISBN
—
ISSN
2405-8963
e-ISSN
—
Počet stran výsledku
6
Strana od-do
312-317
Název nakladatele
IFAC-PapersOnLine
Místo vydání
Ostrava
Místo konání akce
Ostrava
Datum konání akce
23. 5. 2018
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000445644900053

Podobné výsledky(10)