A Tool for VLIW Processors Code Optimizing
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F19%3APU131259" target="_blank" >RIV/00216305:26220/19:PU131259 - isvavai.cz</a>
Výsledek na webu
<a href="https://ieeexplore.ieee.org/document/8639186" target="_blank" >https://ieeexplore.ieee.org/document/8639186</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/ICCES.2018.8639186" target="_blank" >10.1109/ICCES.2018.8639186</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
A Tool for VLIW Processors Code Optimizing
Popis výsledku v původním jazyce
The paper demonstrates the behavior of low- and high-level programming languages on the multicore digital signal processors based on Very Long Instruction Word architecture. The aim of the paper is to present a tool that can be used to implement any digital signal processing algorithm on such processors with efficiency of the low-level languages, but with the advantages of the high-level programming languages. Preliminary result is the software that uses a signal-flow graph approach to describe an algorithm, generates low-level assembly code and provides (graphical) information about the algorithm.
Název v anglickém jazyce
A Tool for VLIW Processors Code Optimizing
Popis výsledku anglicky
The paper demonstrates the behavior of low- and high-level programming languages on the multicore digital signal processors based on Very Long Instruction Word architecture. The aim of the paper is to present a tool that can be used to implement any digital signal processing algorithm on such processors with efficiency of the low-level languages, but with the advantages of the high-level programming languages. Preliminary result is the software that uses a signal-flow graph approach to describe an algorithm, generates low-level assembly code and provides (graphical) information about the algorithm.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20206 - Computer hardware and architecture
Návaznosti výsledku
Projekt
<a href="/cs/project/LO1401" target="_blank" >LO1401: Interdisciplinární výzkum bezdrátových technologií</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)<br>S - Specificky vyzkum na vysokych skolach
Ostatní
Rok uplatnění
2019
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of the 13th International Conference on Computer Engineering and Systems (ICCES 2018)
ISBN
978-1-5386-5111-7
ISSN
—
e-ISSN
—
Počet stran výsledku
4
Strana od-do
601-604
Název nakladatele
Ain Shams University
Místo vydání
Cairo, Egypt
Místo konání akce
Cairo
Datum konání akce
18. 12. 2018
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
999