Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

On reversibility of synchronous counters

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F19%3APU133409" target="_blank" >RIV/00216305:26220/19:PU133409 - isvavai.cz</a>

  • Výsledek na webu

    <a href="http://www.elektrorevue.cz/cz/clanky/power-electronics-1/0/on-reversibility-of-synchronous-counters/" target="_blank" >http://www.elektrorevue.cz/cz/clanky/power-electronics-1/0/on-reversibility-of-synchronous-counters/</a>

  • DOI - Digital Object Identifier

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    On reversibility of synchronous counters

  • Popis výsledku v původním jazyce

    This paper gathers information about different types of counters, mainly linear feedback shift registers, linear hybrid cellular automaton and binary counters. We explore their capability of being reversed (counting in reverse order) and implementation of counters capable of counting in both directions. In second part different types of counters are compared in required implementation resources when synthetizing for FPGA and also for standard cell library with word width ranging from 3 to 16bits. Selection of more resource optimal counter could leads to ASIC area saving around 20–32 %.

  • Název v anglickém jazyce

    On reversibility of synchronous counters

  • Popis výsledku anglicky

    This paper gathers information about different types of counters, mainly linear feedback shift registers, linear hybrid cellular automaton and binary counters. We explore their capability of being reversed (counting in reverse order) and implementation of counters capable of counting in both directions. In second part different types of counters are compared in required implementation resources when synthetizing for FPGA and also for standard cell library with word width ranging from 3 to 16bits. Selection of more resource optimal counter could leads to ASIC area saving around 20–32 %.

Klasifikace

  • Druh

    J<sub>ost</sub> - Ostatní články v recenzovaných periodicích

  • CEP obor

  • OECD FORD obor

    20201 - Electrical and electronic engineering

Návaznosti výsledku

  • Projekt

    <a href="/cs/project/LO1401" target="_blank" >LO1401: Interdisciplinární výzkum bezdrátových technologií</a><br>

  • Návaznosti

    P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Ostatní

  • Rok uplatnění

    2019

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název periodika

    Elektrorevue - Internetový časopis (http://www.elektrorevue.cz)

  • ISSN

    1213-1539

  • e-ISSN

  • Svazek periodika

    21

  • Číslo periodika v rámci svazku

    2

  • Stát vydavatele periodika

    CZ - Česká republika

  • Počet stran výsledku

    8

  • Strana od-do

    54-61

  • Kód UT WoS článku

  • EID výsledku v databázi Scopus