Analysis of OTA-Based Gyrator Implementing Fractional-Order Inductor
Identifikátory výsledku
Kód výsledku v IS VaVaI
<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F20%3APU137303" target="_blank" >RIV/00216305:26220/20:PU137303 - isvavai.cz</a>
Výsledek na webu
<a href="https://ieeexplore.ieee.org/abstract/document/9163406" target="_blank" >https://ieeexplore.ieee.org/abstract/document/9163406</a>
DOI - Digital Object Identifier
<a href="http://dx.doi.org/10.1109/TSP49548.2020.9163406" target="_blank" >10.1109/TSP49548.2020.9163406</a>
Alternativní jazyky
Jazyk výsledku
angličtina
Název v původním jazyce
Analysis of OTA-Based Gyrator Implementing Fractional-Order Inductor
Popis výsledku v původním jazyce
An analysis of fractional-order inductor implemented by operational transconductance amplifier (OTA)-based gyrator loaded with an ideal fractional-order capacitor is presented. The impact of OTA parasitic properties on the gyrator functionality is demonstrated. The affected input admittance characteristics are included along with the relations for important values and cut-off frequencies in these characteristics. Design recommendations are provided to reduce the effect of the parasitics. The theoretical assumptions are validated by computer simulation with high-frequency model of a CMOS OTA. The constraints regarding dynamic range are also discussed.
Název v anglickém jazyce
Analysis of OTA-Based Gyrator Implementing Fractional-Order Inductor
Popis výsledku anglicky
An analysis of fractional-order inductor implemented by operational transconductance amplifier (OTA)-based gyrator loaded with an ideal fractional-order capacitor is presented. The impact of OTA parasitic properties on the gyrator functionality is demonstrated. The affected input admittance characteristics are included along with the relations for important values and cut-off frequencies in these characteristics. Design recommendations are provided to reduce the effect of the parasitics. The theoretical assumptions are validated by computer simulation with high-frequency model of a CMOS OTA. The constraints regarding dynamic range are also discussed.
Klasifikace
Druh
D - Stať ve sborníku
CEP obor
—
OECD FORD obor
20201 - Electrical and electronic engineering
Návaznosti výsledku
Projekt
<a href="/cs/project/GA19-24585S" target="_blank" >GA19-24585S: Syntéza elektrických fantomů věrně popisující fraktální impedanční chování reálných systémů</a><br>
Návaznosti
P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)
Ostatní
Rok uplatnění
2020
Kód důvěrnosti údajů
S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů
Údaje specifické pro druh výsledku
Název statě ve sborníku
Proceedings of the 2020 43rd International Conference on Telecommunications and Signal Processing (TSP), Milan, Italy
ISBN
978-1-7281-6376-5
ISSN
—
e-ISSN
—
Počet stran výsledku
6
Strana od-do
583-588
Název nakladatele
IEEE
Místo vydání
Neuveden
Místo konání akce
Milan, Italy
Datum konání akce
7. 7. 2020
Typ akce podle státní příslušnosti
WRD - Celosvětová akce
Kód UT WoS článku
000577106400125