Hardware-Accelerated Cryptography for Software-Defined Networks

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F21%3APU141114" target="_blank" >RIV/00216305:26220/21:PU141114 - isvavai.cz</a>

Výsledek na webu

<a href="https://www.fekt.vut.cz/conf/EEICT/archiv/sborniky/EEICT_2021_sbornik_2.pdf" target="_blank" >https://www.fekt.vut.cz/conf/EEICT/archiv/sborniky/EEICT_2021_sbornik_2.pdf</a>

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

Hardware-Accelerated Cryptography for Software-Defined Networks

Popis výsledku v původním jazyce

This paper presents a Software-Defined Network (SDN) cryptographic solution targeted on high-speed smart Network Interface Cards (NICs) with an FPGA chip. This solution provides a fast alternative method to develop network-oriented data processing cryptography applications for an accelerator. A high-level programming language - Programming Protocol-independent Packet Processor (P4) - is used to avoid a complex and time-consuming hardware development. The solution consists of two main parts: a library of mainly used cryptographic primitives written in VHSIC Hardware Description Language (VHDL) i.e. a symmetric cipher (AES-GCM-256), a hash function (SHA-3), a SHA-3-based Hash-based Message Authentication Code (HMAC), a digital signature scheme (EdDSA) and a post-quantum digital signature scheme (Dilithium), and a compiler P4/VHDL with the support for these cryptographic components as external objects of P4_16.

Název v anglickém jazyce

Hardware-Accelerated Cryptography for Software-Defined Networks

Popis výsledku anglicky

This paper presents a Software-Defined Network (SDN) cryptographic solution targeted on high-speed smart Network Interface Cards (NICs) with an FPGA chip. This solution provides a fast alternative method to develop network-oriented data processing cryptography applications for an accelerator. A high-level programming language - Programming Protocol-independent Packet Processor (P4) - is used to avoid a complex and time-consuming hardware development. The solution consists of two main parts: a library of mainly used cryptographic primitives written in VHSIC Hardware Description Language (VHDL) i.e. a symmetric cipher (AES-GCM-256), a hash function (SHA-3), a SHA-3-based Hash-based Message Authentication Code (HMAC), a digital signature scheme (EdDSA) and a post-quantum digital signature scheme (Dilithium), and a compiler P4/VHDL with the support for these cryptographic components as external objects of P4_16.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20202 - Communication engineering and systems

Projekt

<a href="/cs/project/VI20192022126" target="_blank" >VI20192022126: Modulární hardwarový akcelerátor pro kryptografické operace</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2021

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

Proceedings of the 27th Conference STUDENT EEICT 2021

ISBN

978-80-214-5943-4

ISSN

—

e-ISSN

—

Počet stran výsledku

5

Strana od-do

126-130

Název nakladatele

Neuveden

Místo vydání

Brno

Místo konání akce

Brno

Datum konání akce

27. 4. 2021

Typ akce podle státní příslušnosti

CST - Celostátní akce

Kód UT WoS článku

—