Vše

Co hledáte?

Vše
Projekty
Výsledky výzkumu
Subjekty

Rychlé hledání

  • Projekty podpořené TA ČR
  • Významné projekty
  • Projekty s nejvyšší státní podporou
  • Aktuálně běžící projekty

Chytré vyhledávání

  • Takto najdu konkrétní +slovo
  • Takto z výsledků -slovo zcela vynechám
  • “Takto můžu najít celou frázi”

1.2 v Differential Difference Current Conveyor Using MIGD MOST Technique

Identifikátory výsledku

  • Kód výsledku v IS VaVaI

    <a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F22%3APU146842" target="_blank" >RIV/00216305:26220/22:PU146842 - isvavai.cz</a>

  • Výsledek na webu

    <a href="https://ieeexplore.ieee.org/document/9795466" target="_blank" >https://ieeexplore.ieee.org/document/9795466</a>

  • DOI - Digital Object Identifier

    <a href="http://dx.doi.org/10.1109/ECTI-CON54298.2022.9795466" target="_blank" >10.1109/ECTI-CON54298.2022.9795466</a>

Alternativní jazyky

  • Jazyk výsledku

    angličtina

  • Název v původním jazyce

    1.2 v Differential Difference Current Conveyor Using MIGD MOST Technique

  • Popis výsledku v původním jazyce

    This paper presents a new differential difference current conveyor (DDCC) using multiple-input gate-driven MOS transistor (MIGD MOST) technique. The MIGD MOST technique can be reduced the number of transistor differential pair. The differential input stage is implemented by flipped voltage follower to obtain low power supply requirements. Thus, the proposed DDCC is capable to working with a supply voltage of 1.2 V and it consumes a 44.2 μW of power dissipation. The simulations were performed with PSPICE using the 0.18 μm CMOS technology to prove the workability of the new circuit

  • Název v anglickém jazyce

    1.2 v Differential Difference Current Conveyor Using MIGD MOST Technique

  • Popis výsledku anglicky

    This paper presents a new differential difference current conveyor (DDCC) using multiple-input gate-driven MOS transistor (MIGD MOST) technique. The MIGD MOST technique can be reduced the number of transistor differential pair. The differential input stage is implemented by flipped voltage follower to obtain low power supply requirements. Thus, the proposed DDCC is capable to working with a supply voltage of 1.2 V and it consumes a 44.2 μW of power dissipation. The simulations were performed with PSPICE using the 0.18 μm CMOS technology to prove the workability of the new circuit

Klasifikace

  • Druh

    D - Stať ve sborníku

  • CEP obor

  • OECD FORD obor

    20200 - Electrical engineering, Electronic engineering, Information engineering

Návaznosti výsledku

  • Projekt

  • Návaznosti

    S - Specificky vyzkum na vysokych skolach

Ostatní

  • Rok uplatnění

    2022

  • Kód důvěrnosti údajů

    S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Údaje specifické pro druh výsledku

  • Název statě ve sborníku

    19th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology, ECTI-CON 2022

  • ISBN

    978-166-548-584-5

  • ISSN

  • e-ISSN

  • Počet stran výsledku

    4

  • Strana od-do

    1-4

  • Název nakladatele

    IEEE

  • Místo vydání

    Prachuap Khiri Khan, Thailand

  • Místo konání akce

    Prachuap Khiri Khan, Thailand

  • Datum konání akce

    25. 5. 2022

  • Typ akce podle státní příslušnosti

    WRD - Celosvětová akce

  • Kód UT WoS článku