Side-Channel and Fault Resistant ASCON Implementation: A Detailed Hardware Evaluation

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F24%3APU154848" target="_blank" >RIV/00216305:26220/24:PU154848 - isvavai.cz</a>

Výsledek na webu

<a href="https://ieeexplore.ieee.org/document/10682712" target="_blank" >https://ieeexplore.ieee.org/document/10682712</a>

DOI - Digital Object Identifier

<a href="http://dx.doi.org/10.1109/ISVLSI61997.2024.00063" target="_blank" >10.1109/ISVLSI61997.2024.00063</a>

Jazyk výsledku

angličtina

Název v původním jazyce

Side-Channel and Fault Resistant ASCON Implementation: A Detailed Hardware Evaluation

Popis výsledku v původním jazyce

In this work, we present various hardware implementations for the lightweight cipher ASCON, which was recently selected as the winner of the NIST organized Lightweight Cryptography (LWC) competition. We cover encryption + tag generation and decryption + tag verification for the ASCON hash function and ASCON AEAD. On top of the usual (unprotected) implementation, we present side-channel protection (threshold countermeasure) and triplication/majority-based fault protection. To the best of our knowledge, this is the first protected hardware implementation of ASCON with respect to side-channel and fault inject protection. The side-channel and fault protections work orthogonal to each other (i.e., either one can be turned on/off without affecting the other). We present ASIC and FPGA benchmarks for all our implementations (hash and AEAD) with/without countermeasures for varying input sizes.

Název v anglickém jazyce

Side-Channel and Fault Resistant ASCON Implementation: A Detailed Hardware Evaluation

Popis výsledku anglicky

In this work, we present various hardware implementations for the lightweight cipher ASCON, which was recently selected as the winner of the NIST organized Lightweight Cryptography (LWC) competition. We cover encryption + tag generation and decryption + tag verification for the ASCON hash function and ASCON AEAD. On top of the usual (unprotected) implementation, we present side-channel protection (threshold countermeasure) and triplication/majority-based fault protection. To the best of our knowledge, this is the first protected hardware implementation of ASCON with respect to side-channel and fault inject protection. The side-channel and fault protections work orthogonal to each other (i.e., either one can be turned on/off without affecting the other). We present ASIC and FPGA benchmarks for all our implementations (hash and AEAD) with/without countermeasures for varying input sizes.

Druh

D - Stať ve sborníku

CEP obor

—

OECD FORD obor

20203 - Telecommunications

Projekt

<a href="/cs/project/VJ02010010" target="_blank" >VJ02010010: Nástroje pro verifikaci bezpečnosti kryptografických zařízení s využitím AI</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

2024

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

2024 IEEE Computer Society Annual Symposium on VLSI (ISVLSI)

ISBN

979-8-3503-5412-6

ISSN

2159-3477

e-ISSN

—

Počet stran výsledku

6

Strana od-do

307-312

Název nakladatele

IEEE Computer Society

Místo vydání

Knoxville, Tennessee, USA

Místo konání akce

Knoxville, Tennessee

Datum konání akce

1. 7. 2024

Typ akce podle státní příslušnosti

WRD - Celosvětová akce

Kód UT WoS článku

—