The Unified Approach to Processor Testing

Kód výsledku v IS VaVaI

<a href="https://www.isvavai.cz/riv?ss=detail&h=RIV%2F00216305%3A26220%2F99%3A43801081" target="_blank" >RIV/00216305:26220/99:43801081 - isvavai.cz</a>

Výsledek na webu

—

DOI - Digital Object Identifier

—

Jazyk výsledku

angličtina

Název v původním jazyce

The Unified Approach to Processor Testing

Popis výsledku v původním jazyce

The focus is concentrated on different design for testability approaches being used on current processors as full scan, partial scan, standard boundary scan, and so on. An unified approach to processor testing is being proposed, combining several optimised DFT techniques, formal verification and system-level testing.

Název v anglickém jazyce

The Unified Approach to Processor Testing

Popis výsledku anglicky

The focus is concentrated on different design for testability approaches being used on current processors as full scan, partial scan, standard boundary scan, and so on. An unified approach to processor testing is being proposed, combining several optimised DFT techniques, formal verification and system-level testing.

Druh

D - Stať ve sborníku

CEP obor

JC - Počítačový hardware a software

OECD FORD obor

—

Projekt

<a href="/cs/project/GA102%2F98%2F1463" target="_blank" >GA102/98/1463: Metodika a prostředky pro analýzu testovatelnosti digitálních obvodů</a><br>

Návaznosti

P - Projekt vyzkumu a vyvoje financovany z verejnych zdroju (s odkazem do CEP)

Rok uplatnění

1999

Kód důvěrnosti údajů

S - Úplné a pravdivé údaje o projektu nepodléhají ochraně podle zvláštních právních předpisů

Název statě ve sborníku

CE&I, Sci. Conf., Kosice-Herlany, Slovakia

ISBN

80-88922-05-4

ISSN

—

e-ISSN

—

Počet stran výsledku

4

Strana od-do

—

Název nakladatele

Technical University Kosice

Místo vydání

Kosice-Herlany, Slovakia

Místo konání akce

—

Datum konání akce

—

Typ akce podle státní příslušnosti

—

Kód UT WoS článku

—